E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
时序分析
【教程】数电基础与Verilog设计(二)
4.3.2复位/置位D型触器4.3.3行为建模4.4寄存器4.4.1工作原理4.4.2行为建模4.5移位寄存器4.5.1工作原理4.5.2行为建模4.6计数器4.6.1工作原理4.6.2行为建模4.6.3
时序分析
MDYFPGA
·
2020-08-15 21:33
FPGA
SDRAM
时序分析
-基于signalTapII
SDRAM
时序分析
-基于signalTapII背景:利用FPGA驱动SDRAM,本篇是时序仿真部分,理论理解详见上传文件;修改部分:1、刷新周期:改为64ms/(2^13)=7.8125us2、读命令的启动条件
北顾
·
2020-08-15 21:13
基于FPGA的SDRAM控制器设计(二)----------SDRAM的刷新
数据手册分析(及
时序分析
)这是刷新模块的时序图。这里据视频邓堪文老师讲解,AutoRefresh只需要进行一次即可。时间间隔描述在SDRAM内部有刷新计数器,刷新完一次后,计数器会自动加一。
ty_xiumud
·
2020-08-15 20:40
FPGA逻辑篇
【高速接口-RapidIO】6、Xilinx RapidIO核仿真与包
时序分析
提示:本文的所有图片如果不清晰,请在浏览器的新建标签中打开或保存到本地打开一、软件平台与硬件平台软件平台:操作系统:Windows8.164-bit开发套件:Vivado2015.4.2硬件平台:评估板:ZYNQ-7ZC706EvaluationBoard二、介绍上篇文章的最后一小节已经对例子工程进行仿真并通过命令log_wave–r/*记录了所有信号的波形,这篇文章主要介绍RapidIO核的仿真
weixin_30629977
·
2020-08-15 16:05
51单片机DS1302实时时钟驱动程序
一.基本原理1.引脚分析2.
时序分析
(1)写字节第一个字节是地址字节,第二个字节是数据字节。RST信号必须拉高,否则数据的输入是无效的。换一句话说,RST信号控制数据|时间信号输入的开始和结束。
_Line_
·
2020-08-15 16:07
51单片机开发
FPGA之流水线算法
在另外一篇blog静态
时序分析
STA中已经总结过了,限制系统最大工作频率的因素有很多,设计者能够控制的是DFF之间的组合逻辑的时延Tcomb,降低最大时延路径(关键路径,criticalpath)的时延
JohnHe1994
·
2020-08-14 23:26
FPGA
FPGA通过SPI对ADC配置简介(二)-------4线SPI配置
时序分析
本篇将以德州仪器(TI)的高速ADC芯片——ads52j90为例,进行ADC的4线SPI配置时序介绍与分析。从ads52j90的数据手册我们不难发现,其SPI控制模块主要包含4根信号线,即SEN、SCLK、SDIN以及SDOUT。TI公司对其产品SPI配置信号的命名方式与通用的SPI信号命名方式不一样,但实际上SEN对应CSB、SDIN对应SDI、SDOUT对应SDO、SCLK不变。lSEN:控制
小青菜哥哥
·
2020-08-14 02:30
核探测器与核电子学
通信
数据处理
【 FPGA 】设置输入延迟(input delay)
如下,经典的
时序分析
模型:不同的路径使用不同的约束:上游芯片到FPGA内部第一级触发器的路径使用set_input_delay来约束;FGPA内部的触发器之间使用create_clock来约束;FPGA
李锐博恩
·
2020-08-14 02:19
#
FPGA时序区
Verilog/FPGA
实用总结区
FPGA笔试11
false-pathB,两个不同频率之间的接口一定可以设置为false-pathC,一般异步电路可以设置为false-pathD,一般异步复位可以设置为false-path答:FALSEPATH就是我们在进行
时序分析
时
NUC606
·
2020-08-14 01:05
ncverilog 使用 systemverilog DPI调用C、C++
DPI:Directprograminterface通过DPI我们可以直接在测试阶段调用c函数完成一些任务(产生激励,
时序分析
,等。。。)
zhuzhiqi11
·
2020-08-14 00:59
IC
Design
数字IC设计流程
数字IC设计流程基本流程概述数字IC设计流程数字前端1.架构/算法设计分析2.RTL实现3.CodingStyleCheck4.功能验证5.逻辑综合+DFT6.形式验证7.静态
时序分析
数字后端(待补充)
zgezi
·
2020-08-14 00:34
数字IC设计
摩文数字课程
CortexM0开发 —— UART
时序分析
通用异步收发传输器(UniversalAsynchronousReceiver/Transmitter),通常称作UART,是一种异步收发传输器。将数据由串行通信与并行通信间作传输转换,作为并行输入成为串行输出的芯片UART是一种通用串行数据总线,用于异步通信。该总线双向通信,可以实现全双工传输和接收。1、UART通信协议UART作为异步串口通信协议的一种,工作原理是将传输数据的每个字符一位接一位
zqixiao_09
·
2020-08-11 15:44
Cortex-M0开发
RS232与RS485
时序分析
转载于:RS232,RS485波形分析经常遇到初学者,对单片机串行通讯出了问题不知道如何办的情况。其实最有效的调试方法是用示波器观察收发数据的波形。通过观察波形可以确定以下情况:是否有数据接收或发送数据是否正确波特率是否正确一、串行数据的格式异步串行数据的一般格式是:起始位+数据位+停止位,其中起始位1位,数据位可以是5、6、7、8位,停止位可以是1、1.5、2位。起始位是一个值为0的位,所以对于
weixin_33696822
·
2020-08-11 14:49
Xilinx FPGA的约束设计和
时序分析
总结 (转)
在进行FPGA的设计时,经常会需要在综合、实现的阶段添加约束,以便能够控制综合、实现过程,使设计满足我们需要的运行速度、引脚位置等要求。通常的做法是设计编写约束文件并导入到综合实现工具,在进行FPGA/CPLD的综合、实现过程中指导逻辑的映射和布局布线。下面主要总结一下XilinxFPGA时序约束设计和分析。一、周期约束周期约束是XilinxFPGA时序约束中最常见的约束方式。它附加在时钟网线上,
RobinXiangZhi
·
2020-08-11 11:07
FPGA
fpga
批量下载MODIS数据
在平常的研究中,MODIS数据常作为地物时空变化监测(
时序分析
)研究中的重要常用数据源之一。在本文中,小编将介绍一下,如何在Windows
Sci小飞喵
·
2020-08-09 19:50
FPGA
时序分析
理论篇
1.1寄存器特性参数对于如图1所示的寄存器,
时序分析
时一
不等长、等距的差分线
·
2020-08-09 01:22
Matlab系列之运行程序的分析+程序调试+程序优化
程序分析前言不知道大家对SystemGenerator系列中的资源分析以及
时序分析
的功能是否还有印象,这两个分析功能会将各模块所消耗的资源以及耗时都展现出来,用于资源或时序的优化,本篇将要记录的内容也与之有点相似
Smart_Devil
·
2020-08-08 13:40
MATLAB
51单片机能否实现硬件仿真
stm32使用stlink进行硬件仿真,具有很大的优点,能够实时监测到io电平,对于
时序分析
和debug具有很大帮助,而对于stc系列单片机,如果单纯地使用软件仿真,实际中仿真会很不方便,这就为寻求51
隔壁老余
·
2020-08-08 11:29
单片机+ARM
Android audio 8.0 AudiopolicyManage 分析设置音量
时序分析
及checkAndSetVolume解析
//如果请求的流已经被Mute,则不能调节该流的音量判断AUDIO_STREAM_VOICE_CALL或AUDIO_POLICY_FORCE_BT_SCO的情况如果传入的设备是空,//使用output当前使用的音量获得需要调节音量的分贝值把音量传到AudioFlinger计算并设置Voice的音量status_tAudioPolicyManager::checkAndSetVolume(audio
Amelia2589
·
2020-08-08 10:32
Audio
多元时间序列分析
从本质上讲,
时序分析
仍然是发现规律和运用规律的过程。【原文来源】方法当前的
时序分析
技术主要包括随机
时序分析
、状态空间重构和神经网络等。下面我们将对这三种主要的
时序分析
技术加以详细的介绍和分析。
残阳摧雪
·
2020-08-07 19:21
非平稳序列的确定性分析
非平稳序列的分析方法:{确定性
时序分析
随机性
时序分析
{确定性
时序分析
随机性
时序分析
由确定性因素导致的非平稳通常显示出明显的规律性可以分解为4大类因素:1、长期趋势2、循环波动(or交易日因素)3、季节性因素
小锅铲的温柔
·
2020-08-07 16:46
《时间序列分析》学习
Vivado使用技巧(33):时序异常
时序异常英文名为TimingException,可以认为是时序例外或时序异常(本系列文章的称法),“例外”或“异常”是指这部分时序的分析与大多数常规
时序分析
不同。
FPGADesigner
·
2020-08-07 11:43
FPGA
非平稳时间序列确定性因素分解
根据这种性质,传统的
时序分析
方法通常都把分析的重点放在确定性信息的提取上,忽视了对随机信息的提取分解为有规律序列与白噪声序列。
Jack_丁明
·
2020-08-07 10:05
非平稳时间序列
FPGA 高级设计:
时序分析
和收敛
今天给大侠带来FPGA高级设计:
时序分析
和收敛,话不多说,上货。这里超链接一篇之前的STA的文章,仅供各位大侠参考。FPGASTA(静态
时序分析
)什么是静态
时序分析
?
FPGA技术江湖
·
2020-08-06 10:44
FPGA学习系列
FPGA通过SPI对ADC配置简介(三)-------3线SPI配置
时序分析
上篇以德州仪器(TI)的高速ADC芯片——ads52j90为例,介绍完了4线SPI配置时序。本篇将以AnalogDevice(ADI)的多通道高速ADC芯片AD9249为例,介绍3线SPI读写配置时序。另外,大家如果想详细了解AnalogDevice(ADI)公司的关于SPI的所有内容,推荐大家在其官网阅读AN-877。AD9249的SPI控制模块包含4根信号线,即CSB1、CSB2、SDIO以及
小青菜哥哥
·
2020-08-05 12:59
核探测器与核电子学
通信
数据处理
时序基本介绍——Jitter与Skew区别
在
时序分析
当中,有些基础概念还是要认真了解的,时钟抖动(ClockJitter)和时钟偏移(ClockSkew)经常容易混淆。
简单同学
·
2020-08-04 15:14
时序分析
LCD屏
时序分析
对于LCD屏的时序,首先有必要理解几个定义:一般TFT型LCD时序图如下所示图1我们先来理解下面引脚有寄存器中相关参数的意义吧外部引脚信号:VSYNC:帧同步信号,表示扫描1帧的开始,一帧也就是LCD显示的一个画面。HSYNC:行同步信号,表示扫描1行的开始。VDEN:数据使能信号。VD[23:0]:LCD像素数据输出端口。VCLK:像素时钟信号。寄存器参数:VSPW:帧同步信号的脉宽,单位为1行
kerneler_
·
2020-08-04 01:40
hardware
时序分析
之fmax定义及推导
时钟是一个电路的心脏和节拍器,学习
时序分析
当然要从时钟周期(时钟频率)开始了,时序约束主要是为了满足器件稳定工作在我们需要的工作频率!!!
gtkknd
·
2020-08-03 17:00
fpga
接口测试用例设计详细介绍
接口测试发现的典型问题2接口测试用例设计2.1针对输入设计2.1.1数值型2.1.2字符串型2.1.3数组或链表类型2.2针对逻辑设计2.2.1约束条件分析2.2.2操作对象分析2.2.3状态转换分析2.2.4
时序分析
qingyangfeng
·
2020-07-31 21:59
软件测试
时序分析
之Slack
slack的值通常用来表示设计是否满足时序要求。同样有setupslack和holdslack,如果slack的值为正,则表明设计可以满足setup/holdtime要求,反之不满足。Setupslack=DataRequiredTime(setup)-DataArrivalTime若setupslack为正,表示DataRequiredTime在DataArrivalTime之后,则一定满足se
didunwei1204
·
2020-07-31 17:14
《例说51单片机(C语言版)(第3版)》——1-4 MCS-51的
时序分析
与复位
本节书摘来异步社区《例说51单片机(C语言版)(第3版)》一书中的第1章,第1.4节,作者:张义和,王敏男,许宏昌,余春长,更多章节内容可以访问云栖社区“异步社区”公众号查看1-4MCS-51的
时序分析
与复位例说
weixin_33807284
·
2020-07-30 22:46
I2C总线信号
时序分析
I2C总线信号
时序分析
在I2C总线通信的过程中,参与通信的双方互相之间所传输的信息种类归纳如下。
xinlanhai
·
2020-07-30 05:02
电子电路设计专业文章
tweaker 时序修复(1)
pn=51NaN后端时序收紧过程主要是一个循环:
时序分析
(pre_sta)--->时序修复-(tweaker)->布局布线(icc)----->rc提取-(star_rc)--->这个过程是一个逐步逼近的过程
小张爱自由
·
2020-07-29 22:38
数电基础:时序逻辑电路的
时序分析
目录1.组合逻辑延迟2.时钟输出延迟Tco3.同步系统中时钟频率3.1建立时间与保持时间都满足3.2建立/保持时间不满足(1)Tcomb太大导致建立时间不满足(2)器件的固有保持时间增大(老化)使得保持时间违例4.时钟偏斜及其影响4.1时钟偏斜的物理意义4.2时钟偏斜对时序的影响(1)对于未引入时钟偏斜时,保持时间与建立时间均不为例必要条件:(2)引入时钟偏斜后的时序图如下(Tskew21>0)(
风中少年01
·
2020-07-29 14:50
Verilog
JTAG
时序分析
JTAG
时序分析
JTAGTAP(```Capture-IR```到```Shift-IR```切换)JTAGTAP命令寄存器的移入和移出JTAGTAP从命令移入开始(Shift-IR)到命令移出结束(Exit-IR
U.2 SSD
·
2020-07-29 13:25
FTDI
TimeQuest约束外设之ddio的潜规则_
时序分析
good
TimeQuest约束外设之ddio的潜规则最近调试了下altera里的ddio模块,在Timequest约束ddio_out输出时,遇到了一个其实不算是问题的问题。ddio_out模块如图1所示。DH和DL在clk上升沿采样,时钟的高电平随即使能DH通道输出高位数据,下降沿到来时使能DL通道输出低位数据,这样就实现了数据的双边沿输出。为了实现ddio_out的数据和时钟的源同步,必须要对输出dd
gtkknd
·
2020-07-29 05:00
fpga
【ARM裸板】Nand Flash基础与
时序分析
文章目录1.硬件知识1.1如何传输地址信号?1.2如何传输命令?1.3.NAND、NOR、SDRAM、DM900数据总线,如何互不干扰?1.4给NAND烧写,如何判断烧写完成?2.如何操作NAND2.1读ID2.2读内容3.NAND初始化3.1时序3.2注意NAND是8位的3.3NAND控制器使能、初始化ECC1.硬件知识1.1如何传输地址信号?DATA0~DATA7上既传输数据,又传输地址(复用
淹死的大白鲨
·
2020-07-28 08:45
【ARM裸板】
nand
altera小实验——TimeQuest Timing Analyzer初步使用
时序分析
是FPGA开发过程中极为重要的一环。在一些简单的工程中时序约束可能会被忽略,但是时序约束仍然是保证系统正常工作的关键因素之一。
moon9999
·
2020-07-28 03:48
altera小实验
altera
硬件
FPGA时序约束之时钟约束(altera)
在quartusii中,为了确保得到准确的静态
时序分析
结果,我们必须要对设计里所有的时钟进行约束。
huan09900990
·
2020-07-27 23:53
fpga时序约束
fpga-时序约束
STA | 12. 时序签核方法学及实战经验
在新工艺下对新产品进行静态
时序分析
时,我们首先需要考虑的是Signoff的scenarios(或者views)组合,每一个scenario由以下三部分组成:(1)OperatingMode,即工作模式(
白山头
·
2020-07-27 22:02
STA | 8. SDC是如何炼成的?验收篇 - 如履薄冰
在STA系列开篇文章《STA|0.静态
时序分析
概述》就提到了其局限性,通过后仿真不但可以弥补STA方法的缺漏,而且可以很大程度上佐证SDC的正确性。
白山头
·
2020-07-27 22:30
时序分析
基本概念介绍——时钟sdc
上次介绍了sdc的基本概念,那接下来几期,我们来讲解一些比较常用的sdc命令。虽然sdc大大小小有上百条命令,但实际常用的其实就那么10几条。今天我们来介绍下与时钟相关的命令。主要有以下命令:create_clockcreate_generated_clockset_clock_uncertaintyset_clock_groups任何sdc首先定义的都是时钟,对于一个同步电路而言,缓存器和缓存器
Tao_ZT
·
2020-07-27 17:02
【 Vivado 】时钟组(Clock Groups)
通过set_clock_groups约束不同的时钟组(clockgroup),Vivado在
时序分析
时,当sourceclock和destinationclock属于同一个时钟组时,才会分析此时序路径;
李锐博恩
·
2020-07-27 17:08
#
FPGA时序区
#
Vivado/ISE
区
STA概念:一文了解NLDM与CCS
所以引入了静态
时序分析
的概念。而在静态
时序分析
中,celldelay,是通过查找表并进行插值来得到的,从而大大减少了计算量,提高了工具的运行速度。
白山头
·
2020-07-27 11:57
时序分析
相关
时序分析
是FPGA设计中永恒的话题,也是FPGA开发人员设计进阶的必由之路。慢慢来,先介绍
时序分析
中的一些基本概念。
平凡的世界_
·
2020-07-16 05:14
FPGA
python时间序列画图plot总结
画图从直觉上来讲就是为了更加清晰的展示时序数据所呈现的规律(包括趋势,随时间变化的规律(一周、一个月、一年等等)和周期性规律),对于进一步选择
时序分析
模型至关重要。
abc1676167
·
2020-07-15 14:03
vivado
时序分析
工具使用----input_delay(2)
问题分析 在前一篇博客中,介绍了如何设置input_delay。但是上一篇博客中所使用到的方法还是根据移相过后的时钟去对数据进行采样。在这篇博客中,将使用IDELAYCTRL和IDELAY2原语对数据进行延时,在这基础上,对输入的数据尽心input_delay约束,最终让千兆网系统同样能够正常工作。1.IDELAYSource Xlinx的FPGA器件中,存在可以使用的延时资源IDELAY允许
black_pigeon
·
2020-07-14 20:18
时序分析
python时序预测股票价格走势
本程序基于holt-winter时序算法编写,只需输入股票名称及代码,通过tushare自动下载股票信息,通过
时序分析
,即可对未来作出一定趋势的预测。
向着光-
·
2020-07-14 19:21
时序分析
基本概念介绍
通过前面几期sdc的介绍,相信大家都对最基本的sdc命令有了一个简单的认识。可以说,sdc是整个设计中最重要的文件,它的正确与否直接决定了PR能否顺利进行以及timing的最终signoff。很多设计团队经常只有等到做完综合,STA,PR后才发现到sdc上的问题,再去修改sdc重新runjob。这样就浪费了项目宝贵的schedule。而且,不同的工具,不同的designteam处理约束的方式都不尽
Tao_ZT
·
2020-07-14 06:22
SHT10型温湿度传感器工作
时序分析
及驱动程序与Proteus仿真的实现
一、传感器概述SHT10型传感器属于SHT1×系列(其他常用型号还有SHT11、SHT15),SHT1×属于Sensirion温湿度传感器家族中的贴片封装系列。传感器将传感元件和信号处理电路集成在一块微型电路板上,输出完全标定的数字信号。传感器采用专利的CMOSens技术,确保产品具有极高的可靠性与卓越的长期稳定性。传感器包括一个电容性聚合体测湿敏感元件、一个用能隙材料制成的测温元件以及串行接口电
君子不怨
·
2020-07-14 02:16
Proteus仿真
单片机
传感器控制
传感器
单片机
物联网
温湿度
控制器
上一页
7
8
9
10
11
12
13
14
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他