用Quartus II Timequest Timing Analyzer进行时序分析 :实例讲解 (四)
设定输入/输出延迟(input/outputdelay)。首先看输入延迟。下面图示的系统是我们在做数字电路设计时经常会遇到的。ExternalDevice可能是其他的集成电路芯片,也有可能是其他的FPGA,为了与我们所要讨论的FPGA分开,称之为ExternalDevice。ExternalDevice中的寄存器D1的输出送给FPGA中的寄存器D2。D1和D2属于同一个时钟域(CLK)。为了简化讨