法器

[D-VI] my_second_fpga（1位加法器 Verilog HDL抽象级别 modelsim-altrea功能仿真 综合器）

1my_second_fpga1.1平台OS：Win7x64EDA软件：QuartusII13.1FPGA平台：DE1-SOC1.2目标用VerilogHDL不同的抽象能力设计一个一位加法器，然后用ModelSim
雕虫小技们·2015-02-02 22:02

[D-VI] my_second_fpga（1位加法器 Verilog HDL抽象级别 modelsim-altrea功能仿真 综合器）

1my_second_fpga1.1平台OS：Win7x64EDA软件：QuartusII13.1FPGA平台：DE1-SOC 1.2目标用VerilogHDL不同的抽象能力设计一个一位加法器，然后用ModelSim
misskissC·2015-02-02 22:00

verilog 加法器和 D触发器在一起实现的 电路图

    写verilog好多时候，应该知道自己写的代码电路结构是什么样子，下面分析一下：     moduletb( inputclk, inputrst_n, inputde, output[11:0]cntx ); reg[11:0]cntx; always@(posedgeclkornegedgerst_n) begin if(~rst_n) cntx<=12'h0; elseif(~
angelbosj·2015-01-14 11:00

全加器

大家都知道，N位加法器得出来的出来的和最多是N+1位因此可以清晰从下面代码中看到相关信息。然后assign用的是阻塞赋值。相加即满足相关的需求。*/moduleadder
weixin_30711917·2015-01-07 20:00

【mfc】基本对话框程序——加法器

都说好了是vc6的mfc，这个加法器当然不同于数电与单片机的加法器，^_^开个玩笑，正式转入正题，前两篇mfc，甚至连mfc都不是，仅仅是win32程序，都只不过是一个普通的弹窗程序而已，这次继续为大家带来的简单的
yongh701·2015-01-03 19:00

单周期CPU及流水线CPU设计（1）---logisim部件设计

在本实验中，我们将在logisim中完成异或电路以及加法器的
Dongdong_Yang·2014-12-27 11:14

九度OJ—题目1198：a+b(高精度计算)

题目描述：实现一个加法器，使其能够输出a+b的值。输入：输入包括两个数a和b，其中a和b的位数不超过1000位。输出：可能有多组测试数据，对于每组数据，输出a+b的值。
wtyvhreal·2014-12-23 09:00

FPGA 提高 时序的方法

是哪种电路有问题，乘法器或者还是RAM接口数据先弄清楚哪儿的问题 忠告三、搞时序优化的话插入寄存器是王道但也要看具体情况不一定都得插寄存器，插入寄存器效果不明显的话，先检查一下
angelbosj·2014-12-09 10:00

Booth除法器设计

1.除法器原理（补码除法运算）被除数和除数都用补码表示，符号位参加运算，商和余数也用补码表示。Booth除法需要考虑以下问题：1.够减的判断：当两数同号时，实际应做减法；两数异号时，实际应做加法。
cp32212116·2014-12-01 14:13

王爽汇编语言学习笔记（二）--寄存器

38086CPU读写内存步骤：1)CPU中的相关部件提供两个16位的地址：段地址和偏移地址；2)段地址和偏移地址通过内部总线送入地址加法器；3)地
basketballUncle·2014-11-22 13:57

Booth乘法器设计

1.乘法器原理在计算两个补码相乘时，可以通过Booth算法来实现定点补码一位乘的功能。
cp32212116·2014-11-15 16:01

硬件的组成以及操作系统

计算机组件核心设备1、加法器：进行二进制运算（利用针脚的有无电）。采用线路复用（给一个控制位，告诉你什么时候输入的是指令，什么时候是数据，即是什么时候是加数，什么时候是被加数，什么时候是输出结果）。
huolongguo666·2014-11-11 18:37

数字电路设计之加法器的实现

今天在看博客的时候看到有一种新颖的加法器写法，这和之前的超前进位加法器，二进制加法器不同，这个加法器应用了循环。
Snail_Walker·2014-10-28 20:39

简单无符号乘法器（怎么总是有疏漏，神啊！必须要level up了！）

modulemultiplier( inputclk,rst, input[7:0]A,B, output[16:0]C); reg[3:0]cnt; reg[16:0]temp; always@(posedgeclkornegedgerst) if(!rst) begin cnt<=0; temp<=0; end elseif(cnt==8) cnt<=0; el
fkl523·2014-10-25 19:00

反向运算和增量赋值

就有些太过抽象，所以下面和之后如无特殊说明，默认以larva的目前实现为背景，即python实现的编译器和转成java执行CPU只能直接处理很基础的数据类型，如果简化一下，可以归类为寻址、整数（一般在ALU、乘法器
xtlisk·2014-10-20 19:00

数字电路设计之恢复余数除法器的verilog实现

这个算法中，如果部分余数为负，则会恢复原来的余数并左移。设部分余数为R，除数为B。恢复余数相当于R+B，左移相当于（R+B）X2。verilog代码如下：`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////Company:SMIE//Engineer
Snail_Walker·2014-10-05 18:26

数字电路设计之32位先进进位加法器的verilog实现

`timescale1ns/1ps////////////////////////////////////////////////////////////////////////////////////Company:SMIE//Engineer:ChenYu//CreateDate:08:57:1110/05/2014//DesignName:Add32//ModuleName:add/////
Snail_Walker·2014-10-05 10:31

《那些年，我们拿下了FPGA》摘记

一般内嵌乘法器、乘加器、吉比特传输模块等等，可以使原来利用逻辑实现的资源消耗多、速度慢的算法得到很大的优化。另一种是围绕FPGA的多芯架构的S
hunterlew·2014-09-17 09:00

大数 实现一个加法器，使其能够输出a+b的值。 注意进位

/* author:jz date:20140901 time：58 */ /* 题目描述： 实现一个加法器，使其能够输出a+b的值。
XingKong_678·2014-09-03 19:00

大数的加法 进位

/* author:jz date:20140901 */ /* 题目描述： 实现一个加法器，使其能够输出a+b的值。 输入： 输入包括两个数a和b，其中a和b的位数不超过1000位。
XingKong_678·2014-09-01 21:00

如何用VS2010 MFC制作一个简单的加法器

1.新建-->项目-->MFC-->MFC应用程序名称：加法器（可自行设定）位置：自行设定点击确定。如图1所示。图1新建项目2.进入到MFC应用程序向导界面。没有说明的就选择默认设置。
skybabybzh·2014-08-01 17:40

如何用VS2010 MFC制作一个简单的加法器

1.新建-->项目-->MFC-->MFC应用程序名称：加法器（可自行设定）位置：自行设定点击确定。如图1所示。 图1新建项目2.进入到MFC应用程序向导界面。没有说明的就选择默认设置。
bbzhaohui·2014-08-01 17:00

计算机认识笔记

计算机怎么工作    说计算机是进行计算的工具，是因为计算机的CPU核心设备是运算器和控制器，控制器控制数据进出运算器，运算器进行运算，运算器最基础的组件是加法器，CPU能进行的最大运算位数为CPU的位数
zhlqx·2014-07-27 22:54

iOS_1_加法器

最终效果图:BeyondViewController.h// //BeyondViewController.h //01_calc // //Createdbybeyondon14-7-20. //Copyright(c)2014年com.beyond.Allrightsreserved. // #import @interfaceBeyondViewController:UIViewCont
u012576807·2014-07-22 22:00

ARM体系结构介绍

它由32位ALU、若干个32位通用寄存器以及状态寄存器、32×8位乘法器、32×32位桶形移位寄存器、指令译码以及控制逻辑、指令流水线和数据/地址寄存器组成。
maochengtao·2014-06-24 00:00

什么是出色的员工

员工可分为以下几类：最出色的员工是乘法器，他能让其他人更加高效；其次是加法器，正常努力干活的人；减法器是那些“成本”高于“收入”的非胜任者；除法器是问题最严重的员工，他们能把整个团队（或公司）拖垮。
intimater·2014-06-20 20:00

bash编程脚本之三 read的应用

加法器#！
生如莲花·2014-06-20 08:47

ARM体系结构介绍

它由32位ALU、若干个32位通用寄存器以及状态寄存器、32×8位乘法器、32×32位桶形移位寄存器、指令译码以及控制逻辑、指令流水线和数据/地址寄存器组成。
maochengtao·2014-06-19 23:00

乘法器

实验四乘法实现1.实验目的根据原理图实现乘法的电路设计并运行。2.实验原理利用相加和移位操作实现原码一位乘法，基本硬件配置框图如图2-9。原码一位乘，即两个原码数相乘，其乘积的符号为相乘两数符号的异或值，数值则为两数绝对值之积。在计算时，用乘数寄存器的最低位来控制部分积是否与被乘数相加，然后右移部分积和乘数，同时乘数寄存器接收部分积右移出来的一位，完成运算后，部分积寄存器保存乘积的高位部分，乘数寄
gglinux·2014-06-12 17:19

【汇编学习（二）】寄存器相关

一、段寄存器：前面的学习，已经知道了8086cpu在访问内存时，要由相关部件提供内存单元的段地址和偏移地址，接着送入地址加法器合成物理地址，产生的段地址在cpu的段寄存器中存放着，8086cpu有4个段寄存器
CMbug·2014-06-12 15:06

bash编程脚本之二 整数测试及特殊变量

一.加法器给脚本传递两个参数（整数）,显示两者之和，之积#!
生如莲花·2014-06-12 12:38

JDK的动态代理机制

看了一下jdk带的动态代理api，发现没有例子实在是很容易走弯路，所以这里写一个加法器的简单示例。 //Adder.java pac
working_brain·2014-06-01 10:00

Java 8 LongAdders：管理并发计数器的正确方式

这次我想讨论其中我最喜欢的之一：并发加法器。这是一个新的类集合，他们用来管理被多线程读写的计数器。这个新的API在显著提升性能同时，仍然保持了简单直接的特点。
willbupt·2014-05-21 11:25

重新学习计算机

计算机分为硬件系统与软件系统硬件系统由五大部件组成:运算器:加法器只是运算器的一种,一次只能加一位,运算器用来暂存的设备叫寄存器,速度与cpu一致控制器:功能是控制运算器去到数据存储器:是存放指令与数据的硬件以上三个部件称为
zzengxy·2014-05-01 10:35

PIC系列单片机振荡器的8种模式

ECIO外部振荡，使能IO引脚LP低功耗晶体振荡XT晶体/谐振器振荡HS高速晶体/谐振器振荡RC外接电阻/电容振荡RCIO外接电阻/电容振荡，使能IO引脚HS4高速晶体/谐振器振荡，使能4倍频PLL乘法器
ysmz4·2014-04-22 16:00

[C/C++]不用算术运算符实现两个整数的加法

当整数是正的时候，下面代码很容易看出是正确的，但是当整数是负数时，得考虑机器数用补码表示那些计算机原理知识了，学过计算机原理的都知道，整数用补码表示的时候，均是使用同一套加法器的，所以以下的也使用于负数
·2014-04-18 08:00

数字集成电路设计-9-除法器的verilog简单实现（续2）

引言两年前，我写过一个简单的除法器，当时由于时间问题，只实现了一个简单的逻辑电路，但是实际中大多都是时序的，所以后面给出了修改意见，但是并没有进行进一步的测试，最近发现那个简单的除法器引起了很多讨论，本小节就做一个终结
rill_zhen·2014-04-10 18:00

第二章 高速乘法器

第二章乘法器有关Booth算法，很多资料介绍；我也没仔细研究过；这里就不多说了。APO支持32位有符号数乘法，最高位是符号位，尾数是31位。无符号数乘法支持到31位。
sankong333·2014-04-02 15:26

第一章 加法器

第一章加法器一、数据格式1.定点数表示法：ｘ＝ｘ0ｘ1ｘ2…ｘn，ｘ0:符号位，0代表正，1代表负。
sankong333·2014-04-02 15:54

003_014 Python 简单加法器

代码如下：#encoding=utf-8 print'中国' #用Python实现加法器 importdecimal,re,operator parse_input=re.compile(r'''(
houyj1986·2014-03-27 23:00

verilog 实现加法器

verilog实现加法器（1）半加器的实现原理：半加器是由两个一位输入实现的，与全加器的区别是不带进位加，相对比较简单，其逻辑关系为：进位输出：Ci+1=Ai*Bi和输出：Si=Ai^Bi其中*为与逻辑
向前一一步走·2014-03-07 12:23

九度OJ1198 a+b 【高精度整数】

pid=1198题目描述：实现一个加法器，使其能够输出a+b的值。输入：输入包括两个数a和b，其中a和b的位数不超过1000位。输出：可能有多组测试数据，对于每组数据，输出a+b的值。
JDPlus·2014-02-19 10:00

计算机词汇

by http://emuch.net/fanwen/539/82423.html  access arm 磁头臂,存取臂 　　access time 存取时间 　　adder 加法器
ping2010·2014-01-20 10:00

加法器

编写程序：用BoxLayout的布局方式设计一个界面，实现一个加法器的功能。被加数和加数用文本框输入，点击按钮则产生结果。
·2013-12-31 13:00

一个简单的MFC加法器

前些天，根据vs2010之MFC入门到精通文档，跟着写了下一到十六节的一个程序。下面是我在写的过程中觉得需要自己注意的：一、MFC消息映射机制 一个消息与消息处理函数一一对应的消息映射表，以及消息处理函数的声明和实现等。消息映射表： 如下所示:BEGIN_MESSAGE_MAP(CAdditionDlg,CDialogEx) ON_WM_SYSCOMMAND() ON_WM_PAINT() ON_
xiaozz_m608c·2013-12-09 11:00

嵌入式设计复习题

ARM9TDMI中的T代表增强型乘法器。(×) 6.
cometwo·2013-11-21 22:00

数字集成电路设计-3-除法器的verilog简单实现（续）

引言1，改成clk方式。2，添加clk,50MHz。3,添加rst，同步复位。4，添加calc_done,指示计算完成，高有效。3.1模块代码[html]viewplaincopyprint?/*  * module:div_rill  * file name:div_rill.v  * syn:yes  * author:network  * modify:rill  * date:2012-0
phenixyf·2013-11-08 16:00

数字集成电路设计-2-除法器的verilog简单实现

引言除法器在FPGA里怎么实现呢？当然不是让用“/”和“%”实现。
phenixyf·2013-11-08 16:00

乘法器实现

乘法比较简单。最简单的方法就是模拟笔算乘法的过程：1101A*1011B---------1101110100001101---------10001111具体过程：1、累加器清零；2、由乘数B的末位确定是否把A加到累加器中；3、A左移1位、B右移1位；4、重复1。改进一下：乘数B右移的时候空出的高位，可以利用来存放结果的低位，即移位的时候，A不需要移动，而是把累加结果右移1位，移出的部分进入乘数
阿飞冲冲冲·2013-10-17 10:25

JDK动态代理机制

看了一下jdk带的动态代理api，发现没有例子实在是很容易走弯路，所以这里写一个加法器的简单示例。写一个接口Adder以及一个实现了这个接口的类AdderImpl，写
lxl_family·2013-10-11 10:00
上一页 49 50 51 52 53 54 55 56 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他