E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
移位寄存器
STM32串口通信原理及HAL库代码stm32f1xx_hal_uart.c阅读分析
//blog.csdn.net/u010561799/article/details/89526266在USART的发送端有2个寄存器,一个是程序可以看到的USART_DR寄存器,另一个是程序看不到的
移位寄存器
一只笨鸟
·
2020-07-07 12:03
嵌入式
C/C++
51单片机(使用8x8点阵)
2018/3/2151单片机1.说在前面今天初步学会了怎样使用面包板,感觉挺好玩的,学硬件的路渐行渐远吧2.74hc595模块(8位
移位寄存器
和一个存储器,三态输出功能)1.将三位串行输入变为并行输出2
君尔
·
2020-07-06 23:15
STM32ADC
它由控制逻辑电路、时序产生器、
移位寄存器
、D/A转换器及电压比较器组成。
yuanmeixiang
·
2020-07-06 11:32
STM32
用74HC595和74LS247驱动四位数码管
174HC595芯片74HC595是一个8位串行输入、并行输出的
移位寄存器
管脚如下:274LS247芯片74ls247是4线——七段译码器/驱动器管脚如下:其中,A,B,C,D为译码地址输入端;a~g为段输出
TMS320VC5257H
·
2020-07-06 11:58
开发经验
电路设计
编程
74ls595 (8位输出锁存
移位寄存器
)的使用方法
74ls595(8位输出锁存
移位寄存器
)的使用方法7推荐单片机与74LS595(8位输出锁存
移位寄存器
)的使用方法QB-->QC-->...-->QH;下降沿
移位寄存器
数据不变。
woshi_ziyu
·
2020-07-06 07:39
计算机组成原理(白中英) 第五章 课后题答案
考点:指令流程图解:流程图及各微操作信号序列如下图(最后的波浪号为公操作):考点:时序产生器解:根据题意,产生5个等间隔节拍脉冲,需要5个D触发器,其中4个作为
移位寄存器
,状态相继为1000→1100→
wtl_bupt
·
2020-07-06 05:16
计算机组成原理
74HC595芯片介绍和使用详解【干货】
上升沿时,数据从
移位寄存器
转存带存储寄存器。11脚:SH_CP,
移位寄存器
时钟引脚,上升沿时,
移位寄存器
中的数据整体后移,并接受新的数据(从DS输入)。
枉少年不纯洁
·
2020-07-06 05:50
C51单片机
uart串行口通信(二)
串行口方式0串行口的工作方式0为
移位寄存器
I/O方式,可外接
移位寄存器
,一扩展I/O口,也可外接同步I/O设备。
一个的朝圣
·
2020-07-06 04:55
单片机芯片之——图解74HC595(第一部分)
上升沿时,数据从
移位寄存器
转存带存储寄存器。11脚:SCK,
移位寄存器
时钟引脚,上升沿时,
移位寄存器
中的bit数据整体后移,并接受新的bit(从SER输入)。
Vuko-wxh
·
2020-07-06 03:57
嵌入式知识扫盲
如何用Verilog产生pn序列?
PN序列有多种,其中最基本常用的一种是最长线形反馈
移位寄存器
序列,也称作m序列,通常由反馈
移位寄存器
产生。PN序列一般用于扩展信号频谱。
weixin_30576859
·
2020-07-05 21:03
Verilog学习笔记(一):线性反馈
移位寄存器
(LFSR)实现
线性反馈
移位寄存器
=
移位寄存器
+组合逻辑反馈●用处:产生伪随机序列、数据压缩、计数器、数据编码解码等等●好处:具有速度和面积优势●特点:★产生伪随机序列的最大长度:2^n-1;●种类:one_to_many
风吹哪儿呢
·
2020-07-05 18:06
Verilog学习笔记
Verilog
移位寄存器
74HC595串转并模块使用代码例子 (并口接交通灯)
include"intrins.h"//QA1~8接交通灯sbitSER=P3^4;//74HC595串行数据sbitRCK=P3^5;//74HC595存储寄存器时钟sbitSCK=P3^6;//74HC595
移位寄存器
时钟
走好每一步
·
2020-07-05 14:36
单片机
Verilog HDL高级数字设计 从零学习(四)
VerilogHDL高级数字设计从零学习(四)用循环算法的数字机模型函数和任务ASMD图计数器、
移位寄存器
和寄存器组的行为级模型本章主要总结一下刚结束的第五章的内容,但由于第五章包含了亚稳态的知识,暂时还没有很懂
王_嘻嘻
·
2020-07-05 14:36
verilog高级数字设计
信号采样与抽取
发现这个ADC在输出级加了一个数字抽取器,通过
移位寄存器
使其每隔16384个点输出一个,说是可以通过此种方法来消除高频噪声。由于对于这个操作比较怀疑,因此在MATLAB上进行了模拟。
Califer_gapana
·
2020-07-05 12:40
信号
双口RAM之IP核使用与验证
双口RAM之IP核使用与验证上篇在FPGA器件结构资源中提到存储器结构是由一列列的M9K存储器模块组成的,通过对这些M9K存储器模块进行配置,可以实现各种存储器功能,如RAM,ROM,
移位寄存器
以及fifo
硬件嘟嘟嘟
·
2020-07-05 12:05
FPGA
Verilog HDL简单设计实例(三)
VerilogHDL简单设计实例(三)声明简单触发器设计电平敏感型锁存器带置位和复位端的电平敏感型锁存器
移位寄存器
8位计数器声明该专栏下文章为本人学习时的笔记及对一些知识点的理解,无法保证正确与否,有误之处还望指出
APTXGM1
·
2020-07-05 08:57
集成电路设计
DAC7612的使用
DAC7612需要5V供电,内部包含有一个
移位寄存器
、锁存器、2.435V参考电压、双DAC、高速轨到轨输出放大器。电压输出能在7us能完成,且功耗只有3.7mW。
qlexcel
·
2020-07-05 02:43
器件&传感器
FPGA中的基础逻辑单元--Xilinx
XilinxXilinxFPGA的组成部分ConfigurableLogicBlock(CLB)可编程逻辑块Look-UpTable(LUT)查找表高速算术逻辑分布式存储distributedmemory或
移位寄存器
起魔
·
2020-07-05 02:58
FPGA
m序列的原理以及verilog实现
定义m序列是最长线性反馈
移位寄存器
序列的简称。它是由带线性反馈的移存器产生的周期最长的序列。一般来说,一个n级线性反馈移存器可能产生的最长周期等于(2^n-1)。m序列是一种典型的伪随机序列。
neufeifatonju
·
2020-07-05 01:36
FPGA
m序列
verilog
LABVEIW学习笔记(八)——循环结构
自动索引将数组连接到For循环的输出/输出端口可以实现自动索引功能
移位寄存器
在For循环中,如果运算需要使用前一次运算的结果
magiconecube
·
2020-07-05 00:55
LABVIEW
基于FPGA实现SPI接口(配置或通信)
基于FPGA实现SPI接口(配置或通信总线)1)总线简介串行外设接口(SPI)是微控制器(FPGA)和外围IC(如传感器、ADC、DAC、
移位寄存器
、SRAM等)之间使用最广泛的接口之一。
宁静致远dream
·
2020-07-04 23:36
FPGA
《单片机汇编》期末考试、考研常见考题、习题,题型汇总(十七)、单片机串口内部结构、寄存器讲解,51单片机串口通信程序
3,控制寄存器:特殊功能寄存器SCON、PCON(1)串行口控制寄存器SCON:SM0SM1:串行口方式选择位SM0SM1工作方式说明000同步
移位寄存器
输入/输出。波
liuxianfei0810
·
2020-07-04 22:43
单片机汇编
期末考试
考研
常见题型
51单片机串口通信及波特率设置
它可以作为UART(通用异步接收和发送器)使用,也可以作为同步的
移位寄存器
使用。1.数据缓冲寄存器SBUFSBUF是可以直接寻址的专用寄存器。
hzqt210
·
2020-07-04 18:51
Verilog学习笔记(06)
文章目录7.时序逻辑电路1.触发器(1)D触发器(2)JK触发器(3)T触发器2.
移位寄存器
(1)右移寄存器(2)左移寄存器3.计数器(1)反馈清零计数器(2)反馈置数计数器(3)移位计数器4.信号产生器
高山流水123a s d
·
2020-07-04 17:19
硬件描述语言Verilog
m序列的原理以及verilog实现
定义m序列是最长线性反馈
移位寄存器
序列的简称。它是由带线性反馈的移存器产生的周期最长的序列。一般来说,一个n级线性反馈移存器可能产生的最长周期等于(2^n-1)。m序列是一种典型的伪随机序列。
何时立秋丷
·
2020-07-04 17:58
FPGA学习
LFSR和CRC串行实现
移位寄存器
结构,并行CRC时序实现
一、LFSR线性反馈
移位寄存器
(LFSR)是内测试电路中最基本的标准模块结构,既用作伪随机测试码产生器,也作为压缩测试结果数据的特征分析器。一个n阶的LFSR由n个触发器和若干个异或门组成。
fucong59
·
2020-07-04 16:28
FPGA
通信
FPGA学习笔记(二)——FPGA学习路线及开发流程
Altera:QuartusIIXlinx:Vivado2、语法学习VerilogHDL(FPGA设计的是电路)3、逻辑设计组合逻辑:多路选择器、加法器、译码器、乘法器·······时序逻辑:计数器、分频器、
移位寄存器
dongchao6589
·
2020-07-04 14:36
基于FPGA的伪随机序列发生器设计
基于FPGA的伪随机序列发生器设计1基本概念与应用1)LFSR:线性反馈
移位寄存器
(linearfeedbackshiftregister,LFSR)是指给定前一状态的输出,将该输出的线性函数再用作输入的
移位寄存器
微信公众号:FPGA开源工作室
·
2020-07-04 11:59
嵌入式常用技术概览之SPI
一、先决知识(1)理解并知道
移位寄存器
如何工作二、SPI概述SPI(serialPeripheralInterface串行片上(外围)设备接口)是由摩托罗拉公司研发的。
appel81038103
·
2020-07-04 11:38
Xilinx FIFO使用小结
选择存储器类型:可以用块RAM、分布式RAM,
移位寄存器
和内嵌FIFO来实现FIFO。这里主要是blockRAM和distribu
alangaixiaoxiao
·
2020-07-04 10:52
FPGA-Verilog
线性反馈
移位寄存器
(LFSR)实现
https://blog.csdn.net/u014395662/article/details/79315037/http://m.elecfans.com/article/606437.html线性反馈
移位寄存器
@vi_v587
·
2020-07-04 09:51
FPGA
FPGA笔试题解析(五):Verilog程序设计
在下面这篇博文中,包含串转并以及并转串的思路:
移位寄存器
专题1.moduleleft_shifter_reg(clk,din,dout);2.inputclk;3.inputdin
李锐博恩
·
2020-07-04 07:11
#
记录自已学习之ARM汇编语言之bic和orr
bic{条件}{S}目的寄存器,操作数1,操作数2这个就是bic指令的式子操作数1是一个寄存器,操作数2是一个寄存器或
移位寄存器
或立即数,bic指令主要是用于把一些位置变成0,也就是利用位"
Keepgrowing
·
2020-07-04 06:36
arm汇编指令
Verilog描述时序逻辑电路
三、四位双向
移位寄存器
1.jpgmoduleshift74x194_beh(inputS1,S0,inputCP,CR,inputDsl,Dsr,//串行数据输入input[3:0]D,outputreg
打着石膏脚的火星人
·
2020-07-04 05:57
STM32---AD5270
对于AD5270/AD5271,
移位寄存器
的宽度为16位。该16位字有两个未使用的位,它们应该设置
zerolock
·
2020-07-04 04:07
8x8LED点阵显示数字和汉字
8x8LED点阵原理当MR为高电平,OE为低电平时,数据在SHCP上升沿进入
移位寄存器
,在STCP上升沿输出到并行端口。74595的数据端:QA–QH:八位并行输出端,可以直接控制数码管的8个段。
e.冰凌
·
2020-07-04 03:16
单片机学习
【连载】 FPGA Verilog HDL 系列实例--------序列信号发生器
移位型序列信号发生器是由
移位寄存器
和组合电路两部分构成,组合电路的输出,作为
移位寄存器
的串行输入。计数型序列信号发生器能产生多组序列信号,这是移
weixin_30449453
·
2020-07-04 02:24
串口通讯中出现的错误(1)
为什么呢源码如下:原因如下:在数据寄存器和数据总线之间有一个
移位寄存器
,接收数据是先把数据放在
移位寄存器
中,如果没有读取
移位寄存器
里面的数值的话,就不能继续接收数据了,因此,在接收到一次数据后,如果不读取其中的数据的话就会阻塞
qcz_nuist
·
2020-07-02 15:03
stm32
M序列分析
基本概念m序列是最长线性
移位寄存器
序列的简称(maximallengthlinearshiftregistersequence),是一种特殊的LFSR(linearfeedbackshiftregister
kickss
·
2020-07-02 12:19
3GPP
NR
线性反馈
移位寄存器
(Linear Feedback Shift Register, LFSR)
线性反馈
移位寄存器
(LFSR):通常由
移位寄存器
和异或门逻辑组成。其主要应用在:伪随机数,伪噪声序列,计数器,BIST,数据的加密和CRC校验等。
Frey_Liu
·
2020-07-02 02:52
Hardware
lfsr
线性反馈移位寄存器
数字集成电路 -- 各种计数器简介
数字集成电路–各种计数器简介@(知识点汇总)文章目录数字集成电路--各种计数器简介1.环形计数器2.扭环形计数器3.线性反馈
移位寄存器
4.行波计数器1.环形计数器https://wenku.baidu.com
love小酒窝
·
2020-07-01 21:11
IC笔试
数字集成电路
Verilog -- 序列发生器的设计
Verilog–序列发生器的设计@(verilog)文章目录Verilog--序列发生器的设计1.题目2.思路1-状态机实现3.思路2-
移位寄存器
实现4.思路3--计数器+组合逻辑1.题目产生序列信号11010111
love小酒窝
·
2020-07-01 21:11
Verilog
IC笔试
(三)常见的数字逻辑电路器件及属性
半导体存储电路锁存器触发器锁存器与触发器的比较寄存器存储器随机存储器(静态SRAM、动态DRAM是时序逻辑电路)只读存储器(ROM是组合逻辑电路)寄存器与存储器的比较#时序逻辑电路按功能/用途分为寄存器(以
移位寄存器
为例
猿Coding
·
2020-07-01 08:15
数字逻辑电路
OFDM之卷积编码(matlab仿真)
整个编码过程可以看成是输入信息序列与由
移位寄存器
和模2加法器的连接方式所决定的另一个序列的卷积,卷积码由
zmy_c2013
·
2020-06-30 18:07
OFDM的matlab仿真
直接序列扩频通信系统
信源——不断发送简单的四一零码,即反复发送“11110”扰码——用伪随机对数据比特进行扰码,可利用
移位寄存器
产生扰码序列,扰码序列的生成多项式为,
移位寄存器
的初始状态为“100101010000000”
ISimle
·
2020-06-30 04:42
FPGA中的按键消抖
按键去抖动电路原理该按键消抖电路主要由四个
移位寄存器
构成,在按键按下时,每个时钟上升沿都会对key_in进行检测,只有当连续四个时钟上升沿都检测到键值为1时,keyVerilog结构描述源代码modulexiaodo
Super-fei
·
2020-06-29 04:14
EDA
【嵌入式】STM32实现SPI双机通信的一些细节(3)问题汇总
【嵌入式】STM32实现SPI双机通信的一些细节(3)问题汇总Q1:从机
移位寄存器
已全部为主机数据时,是否需要主机时钟信号驱动来将数据移送至接收缓冲区?
小隽肝
·
2020-06-28 23:12
嵌入式
Verilog HDL语言设计实现D触发器+计数器
分别采用结构描述和行为描述方式设计一个基本的D触发器,在此基础上,采用结构描述的方式,用8个D触发器构成一个8位
移位寄存器
。进行功能仿真,查看结果,把上述内容整理到实验报告。
JZ_54
·
2020-06-28 22:57
文档
数字电路基础知识——组合逻辑电路(数据选择器MUX、多路复用器)
求log以2为低的整数的算法(使用
移位寄存器
、数据比较器)一、二选一
摆渡沧桑
·
2020-06-27 11:06
数字电路基础
Verilog语言
Verilog学习笔记(三):计数器的设计
Example:用LFSR(线性反馈
移位寄存器
)实现的13倍分频计数器●XNOR4bitLFSR设计:●XNOR4bitLFSR状态转移图示(16进制):0->2->
风吹哪儿呢
·
2020-06-27 09:09
Verilog学习笔记
上一页
6
7
8
9
10
11
12
13
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他