E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
紫光同创FPGA开发笔记
vivado中关于mark_debug综合被优化的问题
vivado中关于mark_debug综合被优化的问题最近项目中到了
FPGA
验证阶段,使用vivado2010版本百度各种方法去探测想要debug的信号,一些简单的信号,直接在netlist中标记即可,
weixin_37639451
·
2024-02-12 16:10
vivado
AD9689 input clock not detect
网址如下:AD9689inputclocknotdetect-Q&A-High-SpeedADCs-EngineerZone(analog.com)Our
FPGA
boardhastwoAD9689,oneworksok
jjzw1990
·
2024-02-12 16:39
FPGA调试总结
fpga开发
JESD204B接口调试记录3 - 总结
六、
FPGA
工程里JESD204IP如何设置?七、传输层如何解包?
jjzw1990
·
2024-02-12 16:09
数字信号处理
fpga开发
【Vivado】JTAG连着
FPGA
启动失败问题
问题描述:Vivado2016以后的版本,JTAG连着
FPGA
并且VivadoHardwareManger打开的情况下,会出现上电后启动失败的问题。
jjzw1990
·
2024-02-12 16:08
vivado
一个Vivado仿真问题的debug
我最近在看Synopsys的MPHY仿真代码,想以此为参考写个能实现PWM-G1功能的MPHY,并应用于Pro
FPGA
原型验证平台。
jjzw1990
·
2024-02-12 16:37
FPGA调试总结
vivado
fpga开发
vivado
阿里集团基于 Fluid+JindoCache 加速大模型训练的实践
在计算方面,以GPU和
FPGA
等异构硬件为例,他们通过短周期的迭代和演进来适应不断变化的需求。阿里集团通过统一调度、统一资源池以及全面弹性等调度手段满足了复杂的计
阿里技术
·
2024-02-12 15:00
大模型
阿里巴巴
Fluid
JindoCache
开源
Vitis AI 集成
在设计时兼顾高效率和易用性,充分发挥了Xilinx
FPGA
和ACAP上AI加速的潜力。TVM中当
·
2024-02-12 12:42
人工智能
任振华伊川焦点团队坚持分享第156天(约练第42次)——20201022《尊重与希望》读书笔记-第11章“注入希望的仙女棒-奇迹问句的使用”五、相信奇迹P290-298
SFBT创始人之一——德·沙泽所言:“奇迹是当事人与咨询师之间的桥梁,能将使彼此一起共
同创
建咨询的未来成功。”早上六点半约练收获:1、作为咨询师,不要急于去探求来访者的目标,有效的倾听、陪
月明风清_鸦岭镇西窑小学任振华
·
2024-02-12 11:43
【Vitis/Vivado】在一台PC上同时调试多块
FPGA
开发板的方法
参考文献https://support.xilinx.com/s/article/75316?language=en_US问题描述需要对多个开发板之间的数据交互进行调试,而手头只有一台PC(和拓展坞),下文将介绍如何利用仅有的PC连接多个板卡进行单步调试。步骤连接多块开发板到电脑,启动开发板,如果接口不够可以用拓展坞或者只连接JTAG接口,在系统菜单里找到XilinxDesignTools,从中找
wjh776a68
·
2024-02-12 11:27
#
Xilinx入门
vitis
vivado
多板调试
FPGA
多板
Vivado用ILA抓波形保存为CSV文件
将ILA观察到的波形数据捕获为CSV文件,抓10次,把文件合并,把源文件删除运行方法:Vivado的Tclconsole窗口输入命令settcl_dirF:/KLD_
FPGA
/Code/simsettcl_filenameTCL_ILA_TRIG_V1.2
nomil9
·
2024-02-12 10:36
FPGA
fpga开发
Web
开发笔记
html部分web的标准构成:结构(html)、表现(css)、行为(js)文档声明标签-都是的缩写,独占一行或加粗或倾斜或删除线或下划线是一个盒子,自己独占一行(大盒子)可以多个放在一行(小盒子)alt属性:图片显示不出来的时候出现的文本title属性:鼠标经过图片时候显示的文本链接分类:1.外部链接www.baidu.com2.内部链接index.htmltarget属性:_self在当前页面
早睡早起身体好_被注册了
·
2024-02-12 07:07
技术圈周刊|OpenAI 发布大模型!ChatGPT 性能大提升,API 大幅降价!
Neuralink是马斯克在2016年与多名科学家一
同创
办的脑科学公司。
·
2024-02-11 18:22
segmentfault
[第二章—Spring MVC的高级技术] 2.3 处理异常
各位小猿,程序员小猿
开发笔记
,希望大家共同进步。引言异常处理方式:我是谁——异常处理。
·
2024-02-11 18:17
javaspring
卫星通讯领域
FPGA
关注技术:算法和图像方面(2)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有MVDR算法、高速基带芯片、RF芯片、毫米波有源相控阵天线、无线AI,以下做了一些基础的调研
徐丹FPGA之路
·
2024-02-11 17:12
FPGA
算法
fpga开发
算法
卫星通讯领域
FPGA
关注技术:算法和图像方面(4)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有5GNTN、多址技术、低轨通信卫星LEO,以下做了一些基础的调研:15GNTN来自《5GNTN
徐丹FPGA之路
·
2024-02-11 17:12
异构计算
算法
FPGA
fpga开发
算法
卫星通讯领域
FPGA
关注技术:算法和图像方面(1)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有LMS算法、RLS算法、LCMV算法、SAR图像处理,以下做了一些基础的调研:1LMS算法
徐丹FPGA之路
·
2024-02-11 17:42
FPGA
算法
fpga开发
算法
卫星通讯领域
FPGA
关注技术:算法和图像方面(3)
最近关注的公众号提到了从事移动通信、卫星通讯等领域的
FPGA
、ASIC、信号处理算法等工程师可能需要关注的技术,有通感融合、RNSS授时、惯导,以下做了一些基础的调研:1通感融合1)来自博鳌亚洲论坛·创新报告
徐丹FPGA之路
·
2024-02-11 17:12
FPGA
异构计算
算法
fpga开发
图像处理
算法
【Unity游戏开发教程】零基础带你从小白到超神30——UI组件和布局的使用
Canvas画布所有的UI组件都在画布的子集里,画布相当于所有UI组件的容器,每当创建一个UI物体时,Canvas都会自动创建,所有的UI元素都必须是Canvas的子物体,和Canvas一
同创
建的还有一个
向宇it
·
2024-02-11 15:39
#
unity基础知识
unity
ui
游戏引擎
游戏
[从零开始学习
FPGA
编程-28]:进阶篇 - 基本组合电路-奇偶校验生成器(Verilog语言版本)
作者主页(文火冰糖的硅基工坊):文火冰糖(王文兵)的博客_文火冰糖的硅基工坊_CSDN博客本文网址:目录第1章奇偶校验生成器1.1什么是奇校验1.2Verilog语言描述
文火冰糖的硅基工坊
·
2024-02-11 08:14
从零开始学FPGA编程
fpga开发
组合电路
奇偶校验
verilog
Love Yourself
《LoveYourself》是加拿大男歌手贾斯汀·比伯演唱的一首流行歌曲,歌词由贾斯汀·比伯、艾德·希兰、本尼·布兰克共
同创
作,编曲由艾德·希兰负责,本尼·布兰克担任音乐制作,乔西·戈德温负责歌声与音乐的混制工作
lovebetogether
·
2024-02-11 04:30
共
同创
造幸福美满家庭
晚上从公司回家的路上,嘉嘉说他回去后想吃奥利奥,我说爸爸妈妈原则上晚上不允许嘉嘉吃零食,是希望嘉嘉在吃饭的时候可以多吃点,但是你如果能说服爸爸,给爸爸一个理由,爸爸就允许你吃一块。我是希望让儿子去自己想一个理由,可嘉嘉给我的理由是,我就是想吃。最后,在我的引导下,让他来说爸爸的优点:第一点爸爸做饭。第二爸爸开车。爸爸带他出去玩,去捞鱼。爸爸给他买吃的,给他买穿的。在孩子的世界里,爸爸会做饭,会开车
小关_dec3
·
2024-02-11 03:02
fpga
需要掌握哪些基础知识?
个人根据自己的一些心得总结一下
fpga
需要掌握的基础知识,希望对你有帮助。
宸极FPGA_IC
·
2024-02-11 01:30
fpga开发
fpga
硬件工程
嵌入式硬件
java
stm32
R语言构建多项式回归应该使用什么函数?
R是一个有着统计分析功能及强大作图功能的软件系统,是由奥克兰大学统计学系的RossIhaka和RobertGentleman共
同创
立。由于R受Becker,Chambers&Wilks创立的S
sdgfbhgfj
·
2024-02-10 22:28
机器学习
数据挖掘
人工智能
r语言
数据分析
13. 串口接收模块的项目应用案例
1.使用串口来控制LED灯工作状态使用串口发送指令到
FPGA
开发板,来控制第7课中第4个实验的开发板上的LED灯的工作状态。
Dale_e
·
2024-02-10 21:43
verilog学习
fpga开发
笔记
学习
经验分享
山前已相见,山后必相逢
楔子巷子深处,一户人家来了不速之客——一柄油纸伞悄然出现,它浑身发着柔柔的
紫光
。紫色光晕由强变弱最后消散,短短不过几秒,油纸伞变成了人。一身紫色缎袍的华服男子,犹如谪仙,遗世而独立。
你看它礼崩乐坏
·
2024-02-10 18:16
汲取奋进力量 践行青春使命
4月8日,习近平总书记在北京冬奥会、冬残奥会总结表彰大会发表重要讲话指出,北京冬奥会、冬残奥会广大参与者在冬奥申办、筹办、举办的过程中,共
同创
造了胸怀大局、自信开放、迎难而上、追求卓越、共创未来的北京冬奥精神
城北有信使
·
2024-02-10 12:26
CPLD/
FPGA
/Verilog_如何写代码减少逻辑单元的使用数量
如何写代码减少逻辑单元的使用数量工作中遇到的问题,芯片级的资源有限制,没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust
·
2024-02-10 09:11
Verilog
FPGA
verilog
FPGA工程
工作
芯片
Vitis AI 集成
在设计时兼顾高效率和易用性,充分发挥了Xilinx
FPGA
和ACAP上AI加速的潜力。T
HyperAI超神经
·
2024-02-10 08:33
TVM
人工智能
TVM
电力电子技术
5.0简介5.1基本斩波电路5.1.1降压斩波电路BuckChopper5.1.1.1小纹波近似5.1.2升压斩波电路11DC-DC变换器数字控制11.1基于单片机控制11.2基于DSP控制11.3基于
FPGA
万码无虫
·
2024-02-10 06:07
computer
单片机
AUTOSAR汽车电子嵌入式编程精讲300篇-基于
FPGA
和CAN协议2.0B的总线控制器研究与设计(续)
目录3.2寄存器管理模块3.2.1寄存器规划及设计3.2.2BasicCAN模式3.2.3PeliCAN模式
格图素书
·
2024-02-10 06:55
fpga开发
汽车
活到老学到老,保持学习力
持续的学习能力,是我们在这个时代保持竞争力的法宝,让我们跟随时代的步伐,一起进步,共
同创
造美好的未来。善于利用碎片化时间学习,做
石川河女神
·
2024-02-10 02:51
FPGA
实现ISP用于无人车、无人机配送的方案调研
查到一个always奥唯思公司做的用
FPGA
实现ISP的方案,采用易灵思钛金16nm的
FPGA
Ti60F225,通过MIPICSIRX采集图像传感器的数据,在
FPGA
内部经过一系列复杂的ISP运算后,再通过
徐丹FPGA之路
·
2024-02-10 00:35
FPGA
异构计算
算法
fpga开发
无人机
平时积累的
FPGA
知识点(4)
回答:用emio或者gp接口,如果是控制
fpga
芯片外部信号,用mio。
徐丹FPGA之路
·
2024-02-10 00:35
FPGA
fpga开发
数字IC实践项目(9)— Tang Nano 20K: I2C OLED Driver
写在前面的话硬件模块RTL电路和相关资源报告SSD1306OLED驱动芯片SSD1306I2C协议接口OLED驱动模块RTL综合实现总结写在前面的话之前在逛淘宝的时候偶然发现了TangNano20K,十分感慨国产
FPGA
IC_Brother
·
2024-02-09 22:35
数字IC经典电路设计和实践项目
fpga开发
verilog
OLED
Diamond软件的使用--(1)软件安装及配置
3.12版本64位官网链接(简单注册账户即可下载):https://www.latticesemi.com/en/Products/DesignSoftwareAndIP/
FPGA
andLDS/LatticeDiamond
zidan1412
·
2024-02-09 19:07
FPGA
fpga
Diamond3.5软件的使用--(2)新建工程并生成可烧录文件
相关参考:https://www.step
fpga
.com/doc/lattice_diamond%E7%9A%84%E4%BD%BF%E7%94%A8====1.新建工程并导入verilog文件===
zidan1412
·
2024-02-09 19:07
FPGA
fpga/cpld
vscode开发
FPGA
(0)--windows平台搭建
一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese(simplified)中文汉化包2.安装Verilog-HDL/systemVerilog插件(支持verilog语法)3.配置CTagsSupport插件(支持代码跳转)1)在github下载universalctags最新版本Release2
zidan1412
·
2024-02-09 19:35
FPGA
vscode
编辑器
yiliu的甯馨生活
于是在2016年元旦,我加入了一群资深「美粉」们共
同创
办的-TED社群。「TED社群」的起名由来:TOUCH主动关怀:主动向人们倡导健康三养、传递四大富
熠柳
·
2024-02-09 15:03
VH6501CAN干扰仪CANDisturbance干扰测试
因为VH6501中的
FPGA
时钟频率是160Mhz,所以一个tick就是6.25ns,而CAN总线速率100kbi
LLLTM
·
2024-02-09 11:51
can
蚁丛旅游赚钱,蚁丛旅游靠谱吗?
蚁丛旅游,是由深圳游呗旅游公司和重庆蚁丛科技公司,共
同创
立的新型互联网+旅游科技公司。平台收入来源:①旅游二次消费,景区门票、机票、火车票、酒店住宿的返点。
测评君高省
·
2024-02-09 10:29
Quartus工程的qsf配置约束文件介绍
一、qsf文件概述qsf:QuartusSettingFile,是Quartus工程的配置文件;包含一个Quartus工程的所有约束,包括工程的软件版本信息、
FPGA
器件信息、引脚约分配、引脚电平分配,
GBXLUO
·
2024-02-09 09:02
FPGA
fpga开发
qsf
PDCA循环
戴明循环美国统计学家威廉·爱德华·戴明和安德鲁·沃尔特·休哈特共
同创
立了戴明循环,也称品质管理循环或PDCA循环。它是一个解决问题的周期流程,可用于对其他流程进行改进。
谢谢微甜
·
2024-02-09 06:27
用pcimem读写x64平台下的PCIE外设寄存器
背景在之前的一篇文章用devmem2读写设备IO内存中,我介绍了devmem2这个通过读写/dev/mem文件实现从用户空间访问外设寄存器的工具,但是对于PCIE设备,特别是
FPGA
模拟出来的自定义PCIE
六个九十度
·
2024-02-09 05:11
驱动开发
linux软件
【FreeRTOS 应用
开发笔记
】内存管理(十一)
一、内存管理的基本概念1、内存管理的作用在嵌入式程序设计中内存分配应该是根据所设计系统的特点来决定选择使用动态内存分配还是静态内存分配算法,一些可靠性要求非常高的系统应选择使用静态的,而普通的业务系统可以使用动态来提高内存使用效率。静态可以保证设备的可靠性但是需要考虑内存上限,内存使用效率低,而动态则是相反。2、关于多种内存管理的算法的应用场景【heap_1.c】heap_1.c管理方案是Free
Hello_96_world
·
2024-02-09 00:03
RTOS
freertos
单片机
嵌入式硬件
家庭图工作坊--《家庭秘密》9月6日
图片发自App《家庭秘密》是我们四位福心使者首次共
同创
办,并倾力制作的工作坊,是多么的有意义啊!真是值得纪念的日子!我们在工作坊前两天,大家聚在一起讨论工作坊的准备工作及岗位安排。
陈燕玲Cat
·
2024-02-08 23:00
FPGA
_ip_pll
一pllip核简介pll即锁相环,可以对输入到
fpga
的时钟信号,进行分频,倍频,占空比的调整,从而输出期望的时钟。
哈呀_fpga
·
2024-02-08 23:24
fpga开发
tcp/ip
网络协议
图像处理
fpga
信号处理
系统架构
FPGA
_工程_基于Rom的VGA图像显示
一工程框图框图中,CLK_in,Vga_ctrl,Vga_pic模块已有,只需要对顶层模块进行修改,并将romip例化添加到Vga_pic模块的.v文件中,对Vga_pic的.v文件进行一定修改。二理论补充显示图像的方法:使用matlab将图像格式转化为,.mif数据文件,再使用.mif数据文件对Rom进行初始化。三信号Vga_pic模块修改后框图
哈呀_fpga
·
2024-02-08 23:24
fpga开发
fpga
学习
图像处理
信号处理
x系统架构
【
FPGA
开发】Modelsim和Vivado的使用
本篇文章包含的内容一、
FPGA
工程文件结构二、Modelsim的使用三、Vivado的使用3.1建立工程3.2分析RTLANALYSIS3.2.1`.xdc`约束(Constraints)文件的产生3.3
Include everything
·
2024-02-08 22:56
FPGA开发
fpga开发
【原创】MQTT
开发笔记
(四)- 压力测试
一、前言Jmeter是apache公司基于java开发的一款开源压力测试工具,体积小,功能全,使用方便,是一个比较轻量级的测试工具,使用起来非常简单。因为jmeter是java开发的,所以运行的时候必须先要安装jdk才可以。jmeter是免安装的,拿到安装包之后直接解压就可以使用,同时它在linux/windows/macos上都可以使用。jmeter可以做接口测试和压力测试。其中接口测试的简单操
Jamie.T
·
2024-02-08 18:59
笔记
压力测试
【芯片设计- RTL 数字逻辑设计入门 番外篇 9 -- SOC 中PL端与PS端详细介绍】
之间的协同设计和开发工具ProgrammableLogicandProcessingSystem在系统级芯片(SoC)的上下文中,“PL”通常指的是可编程逻辑(ProgrammableLogic)部分,特别是在使用了
FPGA
CodingCos
·
2024-02-08 16:34
芯片设计
RTL
数字逻辑设计扫盲
fpga开发
PL
and
PS
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他