紫光同创FPGA 第22页

Vivado 中Tcl使用

TCL是面向ASIC和FPGA设计工具的一种近乎标准的脚本语言。EDA工具都按这种格式下约束（Vivado的时

QYH2023·2024-01-09 09:52

基于 ZYNQ 的双目视觉图像采集系统设计（四）

rst_n为系统复位信号；i_clk、i_data_rst_n、i_data_en和i_data为FPGA逻辑需要写入到DDR3的数据输入接口。

QYH2023·2024-01-09 09:21

基于 ZYNQ 的双目视觉图像采集系统设计（一）

图1视频采集系统架构上电初始，FPGA通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数，即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。

QYH2023·2024-01-09 09:51

基于海思SD3403/3519AV200的医疗内窥镜技术框架

医疗内窥镜市场，经过多年的发展，产品种类繁多，应用场景更加的多样了，但是基础的技术方案非常的收敛，主流的方案就是海思的SOC和FPGA。

vx_zhanxy8·2024-01-09 09:19

OV5640 摄像头的图像平滑处理

上电初始，FPGA需要通过IIC接口对CMOSSensor进行寄存器初始化配置。这些初始化的基本参数，即初始化地址对应的初始化数据都存储在一个预先配置好的FPGA片内ROM中。

QYH2023·2024-01-09 09:48

江西教师招聘面试说课稿：中班语言说课稿模板《三课星星》

《新纲要》提出：幼儿园的教育活动应是教师带领幼儿共同创造适应幼儿年龄特点、丰富多彩能积极主动有趣地观察、实践、促进幼儿身心和谐发展的一种教育活动。为此，我选择了

2e5f6b0f30ca·2024-01-09 07:29

教学/直播/会议触摸一体机定制_基于展锐T820安卓核心板方案

触摸一体机方案基于国产6nm旗舰芯片紫光展锐T820处理器，提供了低功耗、高性能的多任务处理和出色的多媒体性能。内置Android13系统，八核64位处理器让触摸一体机运行速度更快。展锐T

智物通讯科技·2024-01-09 07:18

RAC 环境下spfile 下参数的修改，所有node或个别node

SYMPTOMSCase1PGA_AGGREATE_LIMITloweringStartingwith12.2,ifpga_aggregate_limitparameterissettoavaluesmallerthan2G

jnrjian·2024-01-09 05:28

FPGA介绍

转载：http://www.elecfans.com/tags/fpga/fpga简介FPGA（Field－ProgrammableGateArray），即现场可编程门阵列，它是在PAL、GAL、CPLD

zhengyad123·2024-01-09 04:25

直觉营销术

行为洞察暨营销顾问公司FinalMile共同创办人兰姆·普萨德（RamPrasad），与隶属印度铁路公司的中央铁路区合作，了解这群人跨越铁道的背后因素，并实验解方。普萨德研究发现，面对距离远、移

悠游蓝枫·2024-01-09 04:14

【FPGA】分享一些FPGA数字信号处理相关的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。

神仙约架·2024-01-09 00:32

【FPGA】分享一些FPGA入门学习的书籍

在做FPGA工程师的这些年，买过好多书，也看过好多书，分享一下。后续会慢慢的补充书评。

神仙约架·2024-01-09 00:02

【INTEL（ALTERA）】将 PHY Lite 用于并行接口Intel Agilex7 FPGA IP 时，为何无法对 PLL 进行实例化？

说明由于英特尔®Quartus®PrimeProEdition软件23.1版存在一个问题，在将PHYLite用于并行接口IntelAgilex®7FPGAIP时，无法在顶部子组上对锁相环（PLL）进行实例化

神仙约架·2024-01-09 00:02

FPGA 静态时序分析与约束（1）

静态时序分析与约束中的概念项目总结时序分析与约束的意义FPGA内部时序约束建立时间分析保持时间IO约束InputDelay分析OutputDelay分析时序约束注意点参考文献总结项目总结静态时序分析是指我们手动或者

朽月·2024-01-08 23:05

FPGA系列6——时序分析（周期约束）

create_clock-name-period-waveform{}[get_ports]参数含义-name时钟名称-period时钟周期，单位为ns-waveform波形参数，第一个参数为时钟的第一个上升沿时刻，第二个参数为时钟的第一个下降沿时刻-add在同一时刻源上定义多个时钟时使用#DefinetheclocksfortheGTXblockscreate_clock-namegt0_txu

通信牛肉干·2024-01-08 23:33

FPGA——静态时序分析（STA）

FPGA时序分析与时序约束什么是静态时序分析（STA）首先，静态时序分析分析是基于同步电路设计模型的。

Halo_zjq·2024-01-08 23:03

FPGA——时序分析与约束

FPGA时序分析与约束FPGA结构基础数据传输模型QuartusII时序报告QuartusII中TimeQuest的操作实操时序分析：通过分析FPGA内部各个存储器之间的数据和时钟传输路径，来分析数据延迟和时钟延迟的关系

云影点灯大师·2024-01-08 23:01

【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS

不怕娜·2024-01-08 22:22

【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）

系列文章FPGA:现场可编程逻辑门阵列ASIC：专用集成电路IP：知识产权RTL

不怕娜·2024-01-08 22:52

【Verilog】期末复习——设计带进位输入和输出的8位全加器，包括测试模块

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS

不怕娜·2024-01-08 22:52

【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？

期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FS

不怕娜·2024-01-08 22:48

院士专家齐聚京彩未来联合重点研究院创建数字空间联合实验室

1月6日，京彩未来与北京大学数字中国研究院华南分院暨广东省数字广东研究院共同创建的“数字空间共同体联合室验室”正式挂牌运营。

智哪儿·2024-01-08 19:58

争锋上

突然的，冰雨的脑子里闪现出了无数个带有紫光的字：寒空神系灵阶属性光、水等，正在修炼暗，暗境界已达六级，剩五级突破成为神系灵阶暗级，神兽幽魂祭，拥有暗、

苏忆白·2024-01-08 16:20

FPGA之ZYNQ SOC设计---BOOT.bin制作

ZYNQSOC设计---BOOT.bin制作1.固化的流程2.固化准备2.BOOT.bin制作过程更多内容，请关注微信公众号“FPGA科技室”以前工程都是通过JTAG先下载bit流文件，再下载elf文件

科研的小萌娃·2024-01-08 14:58

米联客 ZYNQ/SOC精品教程 S01-CH05 FPGA程序的固化和下载

5.1概述在前面一节做了流水灯实验，但是对于FPGAbit程序断电后就丢失了，所以本课讲解把上一课的流水灯程序可以实现固化到FLASH或者SD卡的方法。

米联客(milianke)·2024-01-08 13:27

FPGA——VIVADO生成固化文件，掉电不丢失

VIVADO生成固化文件(1)加入代码(2)生成bin文件，并且下载(1)加入代码设计文件(.xdc)中加入这段代码:set_propertyCFGBVSVCCO[current_design]set_propertyCONFIG_VOLTAGE3.3[current_design]set_propertyBITSTREAM.GENERAL.COMPRESStrue[current_design]

云影点灯大师·2024-01-08 13:53

《阶绿》情

记得刚开始的时候，我们还不是特别熟悉，对彼此也不是特别的了解，但是在这三年里老师带我们一起共同拼搏，共同创造了《阶绿》。我记得刚开始的时候我们对此的认知还不是很高，只是将它看作是一种任务去尽力的完成。

追梦阶绿·2024-01-08 12:12

FPGA 设计篇（06-01）FPGA 芯片架构

芯片原厂必学课程-第六篇章-FPGA设计篇06-01FPGA芯片架构新芯设计：专注，积累，探索，挑战文章目录芯片原厂必学课程-第六篇章-FPGA设计篇06-01FPGA芯片架构引言一、输入和输出块（IOB

新芯设计·2024-01-08 12:43

1-01初识C语言

Thompson和Ritchie共同创作完成了Unix操作系统，他们都被称为**“Unix之父”**。

厨子老林·2024-01-08 11:32

20181009 科技早保

分钟可完成调证工作4、百度公布青松计划细则：员工父母可不限年龄不限地域享受公司医保5、沪深两市科技股大跌：三六零逼近跌停，工业富联破发6、香港恒生指数跌1.4%：腾讯跌破300港元，小米创股价新低7、紫光集团与建

瓶子生活记·2024-01-08 10:33

第一章体验 ARM，裸机输出“Hello World”

开发平台Vitis应用教程》学习第一章体验ARM，裸机输出“HelloWorld”文章目录《ZYNQMPSoC开发平台Vitis应用教程》学习准备批处理下载QSPIFlash批处理建立Vitis工程硬件介绍FPGA

weixin_45090728·2024-01-08 10:24

奋斗正当时

五四青年节，讨论读书会事宜，翟总方向是父母家庭成长方向，魏总是健康瘦身方面，张总是心理方面，似乎没有太多的交集，我想我还是和我们家庭教育的小伙伴一起共同创建自己的道场。

李禹默·2024-01-08 07:56

【【RTC实时时钟实验 -- 在HDMI上显示-FPGA 小实验】】

RTC实时时钟实验–在HDMI上显示top.vmoduleRTS_TOP#(parameterTIME_INIT=48'h24_01_06_11_08_00,parameterWAIT_TIME=13'd8000,parameterSLAVE_ADDR=7'b1010001,//E2PROM浠庢満鍦板潃parameterCLK_FREQ=26'd50_000_000,//50MHz鐨勬椂閽熼锟�

ZxsLoves·2024-01-08 07:07

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

在FPGA中，大规模数据的存储常常会用到DDR。

wjh776a68·2024-01-08 07:34

基于实时Linux+FPGA实现NI CompactRIO系统详解

实时处理器提供可靠，可预测的行为，而FPGA在需要高速逻辑和精确定时的较小任务上表现出色。灵活的开发选项使用LabVIEW以及实时模块和FPGA模块，提取低级代码并使用工具

深圳信迈科技DSP+ARM+FPGA·2024-01-08 07:04

紫光行动3|网师能力进阶三部曲

今天继续跟着窦老师学习了《网师能力进阶三部曲》，get了几个特别实用的小程序、软件，特别感谢窦老师的倾心分享。【扫描软件】窦老师介绍了扫描工具vFlat，可以用来手机扫描，我也试用了一下，效果很不错。我经常使用的小程序是扫描全能王，用起来也是挺不错的，推荐大家使用。【音视频格式转换软件】在网络教学中经常用到转换软件，窦老师用实操视频详细介绍了格式工厂的使用，以前我自己也用过，今天经窦老师介绍，又知

拾光散人·2024-01-08 06:58

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）文章目录目前情况颓废时期项目时期第一次写单片机代码第一次接触计算机视觉第一次接触Linux驱动开发第一次接触FPGA

网易独家音乐人Mike Zhou·2024-01-08 04:26

遇见心想事成的自己

我们和我们生命共同创造我们的人生。尽力做好自己分内的事，剩下的就交给老天，如是而已。接受宇宙的讯息，达到心想事成心想事成的第一步就是清楚德知道自己到底想要什么。

靖益求精·2024-01-08 03:40

当代国礼艺术巨匠:“兰花才子”金晓海

现为杭州兰亭画院院长、中南海紫光阁画院院士、中国文联书画艺术交流中心会员、中国美术研究院研究员、浙江省诗书画之友社理事、浙江省国际美术交流协会理事、浙江省花鸟画家协会会员。

今天头条书画艺术·2024-01-08 03:31

浅谈Verilog代码的执行顺序

而组合逻辑电路和时序逻辑在FPGA中并行执行这是毋庸置疑的

STATEABC·2024-01-07 21:39

FPGA实现电机位置环、速度环双闭环PID控制

一、设计思路主要设计思路就是根据之前写的一篇FPGA实现电机转速PID控制，前面已经实现了位置环的控制，思想就是通过电机编码器的当前位置值不断地修正PID去控制速度。

STATEABC·2024-01-07 21:09

FPGA时序分析与时序约束(三)——I/O接口约束

为了准确地对设计中的外部时序上下文进行建模，必须提供输入和输出端口的时序信息。因此要进行输入输出延时约束，延迟约束用的是set_input_delay和set_output_delay，分别用于input端和output端，其时钟源可以是时钟输入管脚，也可以是虚拟时钟。一、输入接口约束set_input_delay-clock-reference_pin-clock_fall-rese-max-a

STATEABC·2024-01-07 21:36

【FPGA基础篇】Xilinx FIFO详细解析

StandardReadFirst-WordFall-Through同时读写时序分析握手信号ProgrammableFlagsDataCountsNon-symmetricAspectRatiosFIFO作为FPGA

mrVillain·2024-01-07 13:48

【Xilinx FPGA】异步 FIFO 的复位

FIFO（First-In-First_Out，先入先出）是一种的存储器类型，在FPGA开发中通常用于数据缓存、位宽转换或者跨时钟域（多bit数据流）。

洋洋Young·2024-01-07 13:46

古诗词中，有很多类似前人的诗句，算不算抄袭呢？

有的通篇化用，有的引用几句，有的一字不改直接拿来就用，这些都是诗人常用的不同创作方式。一、有意的相似1、无一字无来处黄庭坚评价韩愈作文、杜甫作诗的时候，讲到："老杜作诗,

老街味道·2024-01-07 13:56

服务、共享、品牌——《经营的本质》摘抄

服务+共享+品牌=经营附加值在价值共创中，全部生产流程都要层层创造价值，起点是顾客需求，终点是顾客价值的共同创造。对于不能创造顾客价值或者不能带来增值的环节就需要回归顾客价值导向进行调整。

职场案例·2024-01-07 08:45

小样本学习（FSL）和元学习、数据增强和对比学习各自的概念和相互关系

去年疫情开始，取消线下课程和考试，我闲着没事，就搞起了研究，很巧的是和ChatGPT时间重叠了，当时因为网上全是防治疾病的，我也就错过了ChatGPT的黄金期，不然没准就是搞NLP了，今天我也请GPT4.0一同创作

Chowley·2024-01-07 07:07

Win10微软拼音使用小鹤双拼方案

目前流行的双拼方案有多种：微软、搜狗、QQ、百度、谷歌、加加、紫光、小鹤等等，编码方案虽然略有区别，大家总体来说，差别不大，如果大家开始学习的就微软双拼，那么恭喜你，任何一个Windows电脑都可以用，

taller_2000·2024-01-07 06:11

解锁未来商务智能：Saas与AI的协同创新

在人工智能（AI）的快速发展和商务领域的需求推动下，SoftwareasaService（SaaS）作为一种服务模型，与AI的协同应用呈现出强大的潜力。本文将深入探讨Saas和AI如何协同工作，以推动商务智能的发展，提高企业效率和创新力。1.AI的商务应用AI技术如自然语言处理、机器学习和深度学习等，在商务领域展现出了巨大的应用前景。以下是AI在商务中的典型应用场景：智能客服：利用语音识别和自然语

benhuyun_dev·2024-01-07 06:54

通用异构参数服务器技术

这种设计需要能够适应不同的计算环境和任务需求，包括CPU、GPU、FPGA等不同的计算资源。为了实现这一目标，参数服务器采用了层次化的架构设计，包括数据层、计算层、通信层和应用层。

道亦无名·2024-01-07 02:32

推荐频道

紫光同创FPGA

Vivado 中Tcl使用

基于 ZYNQ 的双目视觉图像采集系统设计（四）

基于 ZYNQ 的双目视觉图像采集系统设计（一）

基于海思SD3403/3519AV200的医疗内窥镜技术框架

OV5640 摄像头的图像平滑处理

江西教师招聘面试说课稿：中班语言说课稿模板《三课星星》

教学/直播/会议触摸一体机定制_基于展锐T820安卓核心板方案

RAC 环境下spfile 下参数的修改，所有node或个别node

FPGA介绍

直觉营销术

【FPGA】分享一些FPGA数字信号处理相关的书籍

【FPGA】分享一些FPGA入门学习的书籍

【INTEL（ALTERA）】将 PHY Lite 用于并行接口Intel Agilex7 FPGA IP 时，为何无法对 PLL 进行实例化？

FPGA 静态时序分析与约束（1）

FPGA系列6——时序分析（周期约束）

FPGA——静态时序分析（STA）

FPGA——时序分析与约束

【Verilog】期末复习——举重比赛有三名裁判，当运动员将杠铃举起后，须有两名或两名以上裁判认可，方可判定试举成功，若用A、B、C分别代表三名裁判的意见输入，同意为1，否定为0；F为裁判结果输出，试

【Verilog】期末复习——解释下列名词（FPGA、ASIC、IP、RTL、EDA、HDL、FSM）

【Verilog】期末复习——设计带进位输入和输出的8位全加器，包括测试模块

【Verilog】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么？能否相互嵌套？

院士专家齐聚 京彩未来联合重点研究院创建数字空间联合实验室

争锋 上

FPGA之ZYNQ SOC设计---BOOT.bin制作

米联客 ZYNQ/SOC精品教程 S01-CH05 FPGA程序的固化和下载

FPGA——VIVADO生成固化文件，掉电不丢失

《阶绿》情

FPGA 设计篇（06-01）FPGA 芯片架构

1-01初识C语言

20181009 科技早保

第一章 体验 ARM，裸机输出“Hello World”

奋斗正当时

【【RTC实时时钟实验 -- 在HDMI上显示-FPGA 小实验】】

【Verilog】基于Verilog的DDR控制器的简单实现（一）——初始化

基于实时Linux+FPGA实现NI CompactRIO系统详解

紫光行动3|网师能力进阶三部曲

三本光电从颓废到武汉年薪30w的本科经历经验与浅谈（毕业工作一年的嵌入式软件工程师经验分享）

遇见心想事成的自己

当代国礼艺术巨匠:“兰花才子”金晓海

浅谈Verilog代码的执行顺序

FPGA实现电机位置环、速度环双闭环PID控制

FPGA时序分析与时序约束(三)——I/O接口约束

【FPGA基础篇】Xilinx FIFO详细解析

【Xilinx FPGA】异步 FIFO 的复位

古诗词中，有很多类似前人的诗句，算不算抄袭呢？

服务、共享、品牌——《经营的本质》摘抄

小样本学习（FSL）和元学习、数据增强和对比学习各自的概念和相互关系

Win10微软拼音使用小鹤双拼方案

解锁未来商务智能：Saas与AI的协同创新

通用异构参数服务器技术

院士专家齐聚京彩未来联合重点研究院创建数字空间联合实验室

争锋上

第一章体验 ARM，裸机输出“Hello World”