译码器

查看38译码器的芯片手册

学习51单片机，38译码器（D74LS138）是我除了MCU之后接触到的第一个芯片，学习一个芯片的第一步就是查看它的芯片手册（是这样吧？）然后我就去看了一下它的芯片手册。
建国后不许成精·2020-07-05 00:05

流水线技术

CPU的内部结构主要有三部分：指令寄存器、指令译码器、指令执行单元（包括ALU和通用寄存器）CPU在执行一条指令的时候，主要有三个步骤：取指（将指令从内存或者指令Cahe中取出，放到指令寄存器），译码（
Daly_Hu·2020-07-04 23:49

QUARTUS Ⅱ仿真（一）

quartusⅡ仿真（一）拼接4-16译码器：任何一项设计都是一项工程(Project)，利用NewProjectWizard工具选项来创建设计工程，即令顶层设计cnt10.vhd为工程，并设计工程相关信息
liyaxin9256·2020-07-04 22:22

英语缩语手册C （转载）

英语缩语手册CC&CComputer&Communication计算机与通信C/DCoder/Decoder编码器/译码器C/NCarrier-to-Noiseratio载噪比C/RCommand/Response
leehyfer·2020-07-04 21:47

PROTEUS仿真：六个8X8点阵拼接滚动显示汉字（含仿真文件和代码）

对点阵进行端口命名：将左端口定义为列代码输入端，右端口定义为列控制端（这是因为，这样可以简化电路，因为我们接下来要用74LS138译码器控制
岁月已悄然静凋·2020-07-04 15:17

FPGA学习笔记（二）——FPGA学习路线及开发流程

>接口设计->时序分析->片上系统1、工具使用Altera：QuartusIIXlinx：Vivado2、语法学习VerilogHDL（FPGA设计的是电路）3、逻辑设计组合逻辑：多路选择器、加法器、译码器
dongchao6589·2020-07-04 14:36

51单片机之计时器

，如果有同学知道希望可以解答，谢谢一、实验目的：让六个数码管动态显示数字，计算秒数二、实验分析：a.因为要显示秒数，所以我们首先应该定义一个数组，用来存放0-9数字在数码管上对应的十六进制数b.3/8译码器的使能设置
chenqiai0·2020-07-04 13:22

数字电子钟 1Hz 秒脉冲信号的设计

1引言数字电子钟是一个对标准频率(1Hz)进行计数的计数电路，它由振荡器、分配器、计数器、译码器和显示器电路组成。振荡器产生的时钟信号经过分频器形成秒脉冲信号。2与非门的选
ambizxzh·2020-07-04 10:32

实验2-于钦春-0111

二、前提分析--大小板的区别1.大板是8个数码管，通过3-8译码器连接位选信号，小板只有四个数码管，直接连接在STC的引脚上；2.大板是共阴极，段选信号高电平有效，小板是共阳极，低电平有效。
于钦春0111·2020-07-04 10:57

FPGA电路逻辑的原理图方式设计与验证

实验1：拼接4-16译码器3-8译码器管脚及真值表设计要求：利用两片3-8译码器拼接成4-16译码器原理图注：当输入D=0时，第一片3-8译码器工作，第二片禁止；当D=1时，第一片3-8译码器禁止，第二片工作
Sep_Young·2020-07-04 08:39

FPGA实验1-2：电路开发入门（DE0开发板）

FPGA实验项目创建、编译和下载实验一：用1个拨码开关控制所有的LED灯亮灭DE0手册中的管脚对应原理图RTL视图&结果显示FPGA实验译码器组合逻辑实验一：2个2-4译码器模块，分别控制对应组的LED
Sep_Young·2020-07-04 08:39

基于AHB总线的master读写设计（Verilog）

控制部分由仲裁器、数据多路选择、地址和数据多路选择及地址译码器组成。
HuaZi_Myth·2020-07-04 05:11

FPGA 的笔记总结（未完结。。。）

1、组合逻辑组合逻辑是指输出只与当前的输入逻辑电平有关，与电路的原始状态无关的逻辑电路，属于无记忆电路，常用于多路器、加法器、译码器等1.1assign语句实现问号表达式的形式assigndata_out
Hold人民币·2020-07-04 05:04

基于51单片机的秒表和数显时钟

，我们再在秒表的基础上，做一个数显时钟#includesbitk1=P3^1;//定义四个按键sbitk2=P3^0;sbitk3=P3^2;sbitk4=P3^3;sbitLSA=P2^2;//38译码器数码管位选
Duan423·2020-07-04 05:38

基于51单片机的简单计算器

；#include"reg51.h"#includetypedefunsignedcharu8;//对数据类型进行声明定义typedefunsignedintu16;sbitLSA=P2^2;//38译码器数码管位选
Duan423·2020-07-04 05:38

51单片机 | 使用D/A转换器实现三角波发生器

1时，WR1信号有效时将数据总线上的信号写入8位输入锁存器XFER=0时，WR2信号有效时将输入寄存器的数据转移到8位DAC寄存器中，输出量随之改变工作方式：直通工作方式（如下实验）当某一根地线或地址译码器的输出线使
weixin_30249203·2020-07-04 02:09

FPGA组合逻辑训练-三八译码器

实验原理：在数字电路中可以根据电路功能的不同分为，组合逻辑电路与时序逻辑电路。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。而时序逻辑从电路特征上看来，其特点为任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关。组合逻辑电路在电路结构上，不涉及对信号跳变沿的处理，无存储电路，也没有反馈电路，通常可以通过真值表的形式表达出来。时序逻辑电路在
硬件嘟嘟嘟·2020-07-04 02:35

基于51单片机(普中开发板)的四位数码管秒表设计

每个开发板的电路连接不一定是一样的，我所使用这块开发板是普中科技的，连接数码管的位选是接了一个138译码器的，如果是购买的普中科技的开发板可以直接复制程序就能使用，如果开发板的数码管的位选是接了锁存器的
Jeff·Ray·2020-07-04 00:02

FPGA基础入门【5】数码管仿真及实现

FPGA基础入门【5】数码管数码管介绍功能设计代码按键消抖十位计数器数码管译码器仿真编译及烧写数码管介绍细节可以参考NEXYS4DDRmanual数码管
起魔·2020-07-02 15:03

【自动化】自动化工厂需要的十大工控产品

由程序计数器、指令寄存器、指令译码器
产业智能官·2020-07-02 13:17

IR PC IP 之义

指令译码器就是做这项工作的。指令寄存器中操作码字段的
timequark·2020-07-02 04:03

Proteus中模拟CD40110操作及555组合成计数器

一、管脚及功能介绍40110为十进制可逆计数器、锁存器、译码器驱动器,具有加减计数,计数器状态锁存,七段显示译码输出等功能。
河西石头·2020-07-02 01:33

2017/5/16 -- 计算机系统基础课堂笔记

*再译码（涉及数字电路的译码器啥的），把相应的信号变成相应的编码。*之后，把这个字符放到键盘缓冲区，并触发中断芯片。*中断芯片向CPU发出中断信号，CPU根据中断信号，查找相应的中断处理程序(涉
热情de马金·2020-07-01 15:33

华科计算机组成原理实验 单总线CPU设计(定长指令周期3级时序)(HUST)解题报告

circ文件下载链接第一关：MIPS指令译码器设计要求我们设计译码器，那么首先要知道要指令的具体格式，通过查阅MIPS指令手册可以知道OPFuncSLT000000101010BEQ000100/ADDI001000
Spidy_harker·2020-07-01 13:27

(三)常见的数字逻辑电路器件及属性

目录#组合逻辑电路编码器译码器数据选择器(多路开关、多路复用器)加法器数值比较器#半导体存储电路锁存器触发器锁存器与触发器的比较寄存器存储器随机存储器（静态SRAM、动态DRAM是时序逻辑电路）只读存储器
猿Coding·2020-07-01 08:15

单片机学习——第二天（数码管显示原理）

公共端独立则决定位选即决定哪一位数码管亮段选决定数码管亮哪一个数字，由于数码管的段选都连在一起，则位选通过的数码管将会亮一样的数字3.位选的具体实现看具体单片机的电路图课本（郭天祥版）——由U2锁存器来控制本人使用的五一单片机——由138译码器实现
心之所向，学习以往·2020-07-01 06:08

使用74HC138芯片实现位选信号发送

当p2.1-p2.3与3/8译码器共阴极时，位选信号被发送。
0107_高俊婷·2020-07-01 01:05

74HC138芯片实现位选信号的发送

为增加显示位数节约IO口资源，循环移位的位选信号可利用3-8译码器实现，仅用3个IO口，就可以实现8位数字显示控制。一、38译码器引脚功能：38译码器，
0214赵静萱·2020-07-01 01:49

深度学习之自编码器AutoEncoder（一）

一、什么是自编码器（Autoencoder）encoder：编码器；译码器decoder：解码器；译码器originalinput：原输入；初始数据流compressedrepresentation：压缩表示
zouzou0301·2020-06-30 19:19

随机存取存储器(RAM)一般结构和读写过程

原文地址：http://www.wuyazi.com/dlt/jcdl/szdl/201501/29711.htmlRAM的一般结构和读写过程1.RAM的一般结构它由三部分电路组成：1)行、列地址译码器
zhangzker·2020-06-30 14:46

如何学习数字集成电路：数字IC必读书籍

1、数字电路基础数字IC设计最基础的书籍了，相关书籍比较多，可以随意挑选：主要是为了弄清楚与或门电路，触发器、译码器、脉冲产生、逻辑化简等待。
xingzhe22222·2020-06-30 02:17

LTE物理层之信道编码--数据信息编码：turbo编码

Turbo编码巧妙地将两个简单分量码通过伪随机交织器并行级联来构造具有伪随机特性的长码，并通过在两个软入/软出(SISO)译码器之间进行多次迭代实现了伪随机译码。
浪迹天涯_·2020-06-29 19:33

数字IC设计前端必读书籍

1、数字电路基础数字IC设计最基础的书籍了，相关书籍比较多，可以随意挑选：主要是为了弄清楚与或门电路，触发器、译码器、脉冲产生、逻辑化简等待。
liuchao_L·2020-06-29 13:59

快速了解主存储器

主存储器：主存储器的基本组成：地址总线中的地址在MAR中，找到相应的地址后经过译码器和驱动器找到对应的存储单元。数据总线中的数据是主存中取出来的数据或者是存进主存中的数据，存和取由读写电路进行控制。
Julia_luofang·2020-06-29 11:56

高速电路EDA设计第一次实验

一.利用74LS138实现4-16译码器设计要求：·用2片3-8译码器拼接成4-16译码器·仿真验证电路的正确性·注意观察输出信号的毛刺（竞争冒险）设计思路：如下图所示，我们让最高位输入IN_D接到片1
·如烟··2020-06-29 08:52

Verilog入门2-用ise做38译码器和仿真

学过数电应该都知道有38译码器这个东西就是通过3个输入端，控制8个输出端的状态。2.^3正好是8位。
沿途有李·2020-06-29 08:47

Ni Multisim中规模集成电路设计

中规模集成电路设计日期：2018.12.22指导老师：年级班级：学生信息院系：实验要求1、熟悉典型芯片的功能，灵活使用各类芯片如四位二进制加法器、编码器译码器、多路选择器和分配器；同步或异步可逆计数器、
Ninja-_-·2020-06-29 04:32

FPGA-实例化的通俗理解（3-8译码器为例）

实例化以下以3线8线译码器实现函数为例：首先设计一个3线8线译码器moduledecoder_3_8(inputrst_n,input[2:0]data_in,outputreg[7:0]data_out
Vuko-wxh·2020-06-29 01:38

Verilog 2-4线译码器

简介：用门级描述的方法写一个2-4线译码器。
田野麦子·2020-06-28 21:04

micropython入门（二）硬件入门及步进电机驱动(102+A4988板)

一、基础：PY102板引脚图二、进阶：通过PY102板+A4988板带步进电机（一）A4988驱动模块（1）因为A4988内置了译码器，我们可以可以通过控制器的2个引脚来控制步进电机，一个控制旋转方向，
tv3527·2020-06-28 21:23

CODE学习笔记四——锁存器、选择器、译码器与RAM

锁存器（latch）的问题8-1选择器（8-Line-to-1-Line-DataSelector）3-8译码器（3-to-8Decoder
近达·2020-06-28 20:30

半导体存储器基本原理简介

片选线作用片选片选顾名思义就是这根线有效时才才允许对这片芯片进行操作，在储存器中有很多片芯片，地址信息进入时只有对应的片选线有效，再经过地址译码器传入对应芯片内。译码驱动方式驱动方式有两种①线选
weixin_34289454·2020-06-28 16:16

使用Verilog实现FPGA计数器功能

一、设计要求编写VerilogHDL程序，实现如下功能：利用开发板上的数码显示译码器设计一个十进制计数器，要求该计数器具有以下功能：1.计数范围为0-20，计算到20时自动清零，计数间隔时间为1s；2.
weixin_33786077·2020-06-28 05:36

用3-8线译码器及门电路实现全加器

138真值表输入输出G1/G2A/G2BA2A1A0/Y0/Y1/Y2/Y3/Y4/Y5/Y6/Y7×1××××11111111××1×××111111110×××××11111111100000011111111000011011111110001011011111100011111011111001001111011110010111111011100110111111011001111111
第八个猴子·2020-06-27 21:16

计算机组成与体系结构——其他知识点（一）

CPU中又主要分为运算器和控制器，其中，运算器包括：算数逻辑单元（ALU），累加寄存器（AC），数据缓存寄存器（DR），状态条件寄存器（PSW）；控制器中包括：程序计数器（PC），指令寄存器（IR），指令译码器
weixin_30394333·2020-06-27 19:55

51单片机之动态数码管显示

首先来看一下开发板上的电路原理图：本开发板上使用的是，通过P22、P23、P24控制3-8译码器来对数码管进行位选，通过P0口经过573的驱动控制数码管的段选，通过P13控制573的使能端，为低电平时573
WangLanguager·2020-06-27 13:59

通信系统仿真

实验目的这是一个综合性的大型实验，通过搭建一个包括信源、信源编译码器、信道、信道编译码器等各模块在内的仿真通信系统，使学生能够加深对本课程各个重点章节的理解，更好地掌握通信的本质意义。
R-Pursue·2020-06-27 06:37

计算机处理器（CPU）基础

控制器：主要包括程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的"决策机构"。其他比较重要的寄存器，比如有页表基址寄存器，段寄存器（
帆云羽·2020-06-27 06:50

FPGA电路逻辑的原理图方式设计与验证

本实验使用两种常用的74系列集成电路，分别是74138译码器，以及74161计数器作为入门的实验芯片：实验1：拼接4-16译码器实验2A：设计M=12的计数器实验2B：设计M=20的计数器3-8译码器市场上
北方爷们·2020-06-26 11:31

控制器:自动化工厂的大脑

由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的“决策机构”，即完成协调和指挥整个计算机系统的操作。可编程逻辑控制器（ProgrammableLogicC
傲世智能工厂·2020-06-26 08:01
上一页 10 11 12 13 14 15 16 17 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他