译码器

大话通信-通信基础知识 第二章 笔记

香农的“信息论”，把通信系统抽象成如下模型：发信--信源编码器--信道编码器--传输媒介--信道译码器--信源译码器--收信|噪声编码问题，可以归纳为“信息用什么格式传送到目的地”的问题的集合，包括信息论中的信源编码和信道编码过程
爱死寂寞人·2020-08-09 21:47

单体多字并行存储 多体单字交叉存储

多体并行系统多体并行系统是指多个容量相同的存储模块，而各模块各自有独立的地址寄存器（AR），译码器和数据寄存器（DR）。
WWIandMC·2020-08-09 06:17

蓝桥杯单片机——LED、蜂鸣器、继电器、数码管控制

蓝桥杯单片机硬件基础74HC138——三八译码器（选通时输出为低电平）4个或非门控制LED控制LED状态由P0口控制，选通输出由Y4C控制；因此，P2口需满足P2=10000000=0x80进行选通输出
Dream_言十·2020-08-09 01:40

【蓝桥杯——单片机学习笔记】一.蜂鸣器和继电器的控制（STC15F2K60S2）

一.原理图二.原理图分析如上图，74HC138是一个3-8译码器，三个输入端分别与单片机的P2.7、P2.6和P2.5相连，四个输出端（输出低电平有效）分别作为74HC02四个或非门的输入端。
默默无闻小菜鸡·2020-08-08 20:31

蓝桥杯实验1

所以我用LED灯代替（因为proteus本身的蜂鸣器不太真→_→），控制继电器和控制蜂鸣器的方法一样，所以我把继电器也画出来了.首先我的先说一下用到的器材，89C52这是必需的，之后是74HC138这是一个译码器
little_engineer·2020-08-08 17:02

蓝桥杯单片机组经验分享之（三）各模块用法（1）138译码器

138译码器的设置目的是为了实现IO复用，单片机上IO资源紧张，挂载的外设较多，为了解决这一矛盾，引入了138译码器单个138译码器能够利用3个IO实现8路选择（在逻辑上相当于扩展了5个IO），比赛专用开发板上
floatinglong·2020-08-08 15:22

计算机组成原理(1)

功能部件主存储器存储体:存放信息的实体寻址系统(地址寄存器,译码器):对地址码译码,选择存储单元读写线路和数据寄存器:完成读写操作,暂存读写数据控制线路:产生读写时序,控制读写操作地址寄存器译码器存储体读写线路数据寄存器控制线路运算器功能
chapter_lin·2020-08-08 14:17

LED数码管的驱动方式：静态驱动和动态驱动

静态驱动是指每个数码管的每一个段码都由一个单片机的I/O端口进行驱动，或者使用如BCD码二-十进制译码器译码进行驱动。
点颗烟取暖·2020-08-08 13:51

蓝桥杯单片机设计与开发笔记之LED流水灯模块

一、流水灯相关模块图二、电路解析1，74HC138（俗称38译码器）74HC138译码器可接受3位二进制加权地址输入（A0,A1和A2），并当使能时，提供8个互斥的低有效输出（Y0至Y7）。
Output_Love·2020-08-08 13:10

蓝桥杯单片机设计与开发之数码管

蓝桥杯单片机设计与开发之数码管一、数码管相关模块图二、电路解析1，74HC138（俗称38译码器）74HC138译码器可接受3位二进制加权地址输入（A0,A1和A2），并当使能时，提供8个互斥的低有效输出
Output_Love·2020-08-08 10:43

【蓝桥杯】—{芯片}

   九层妖塔 起于垒土【蓝桥杯】—{芯片}一、锁存器—74HC5731、原理图2、Pinninginformation3、Functionaldescription二、三八译码器—74HC1381、原理图
#Methadone·2020-08-08 10:45

51单片机38译码器实现动态数码管控制

51单片机38译码器实现动态数码管控制代码如下：#includevoiddelay(void)//延时函数{unsignedchari,j;for(i=0;i<10;i++){for(j=0;j<10;
xiongjianjunCSND·2020-08-07 22:15

51单片机之外设——74HC138、74HC02、74HC573讲解（二）

前面提到了138译码器，在文章最末，隐约的看出来它的作用（三个I/O口，控制8个输出）。是的，只不过那是8个具有约束条件的输出。可见，它只是我们实现I/O口复用的芯片之一。
从小就够炫_sky·2020-08-07 22:44

74HC138 芯片（38译码器）和74HC245 芯片(处理段码)

说实话有些博客写的真的是无语了，不过CSDN上大多数还是良心小编。好多天没有搞懂的问题还是找到答案了，希望这个平台以后会更好。进入正题吧！刚刚开始学单片机的时候就是那代码跑着玩，但实际上这里面的知识多着呢！在这里给大家一个小建议刚开始学习一定要多看资料，一段话要反反复复理解，远比你想象的效果好，还要多看原理图结合书本知识才能更好的理解今天就来说一说在学习数码管的时候遇到的一些问题吧。如果你只想理解
茶凡不思·2020-08-07 21:46

【EDA实验】实验1：拼接4-16译码器

【EDA实验】实验1：拼接4-16译码器一、实验内容1.用2片3-8译码器拼接成4-16译码器2.仿真验证电路的正确性3.注意观察输出信号的毛刺（竞争冒险）二、实验步骤1.使用Quartus，新建一个项目
lplpbest·2020-08-07 21:43

Verilog基础模块

1半加器的Verilog描述moduleh_adder(A,B,SO,CO);inputA,B;outputSO,CO;assignSO=A^B;assignCO=A&B;endmodule3-2三八译码器
柠檬馅·2020-08-07 21:29

数字部件设计实验二、使用Verilog语言实现3-8译码器和4-2编码器

使用Verilog语言实现实现3-8译码器和4-2编码器3-8译码器3-8译码器实现代码4-2编码器实现代码最后3-8译码器3-8译码器实现代码设计文件代码：moduledecoder3_8(in,out
Tele-tubby·2020-08-07 21:20

同步十六进制加法计数器74163与4-16线译码器配合使用, 以在多个输出端获取顺序发生、循环变化且输出等宽的脉冲信号

题目:以一片74163(同步16进制加法计数器)和一片74154(4-16线译码器)设计节拍脉冲发生电路:要求从12个输出端顺序、循环地输出等宽的负脉冲.分析:要使74154从12个输出端顺序、循环地输出等宽的负脉冲
好梦成真Kevin·2020-08-07 21:09

深入计算机组成原理（十九）建立数据通路（下）：指令+运算=CPU

然后，我们还需要一个能够帮我们在内存里面寻找指定数据地址的译码器，以及解析读取到的机器指令的译码器。这样，我们就能把所有学习到的硬件组件串联起来，变成一个CPU，实现
小问号阿·2020-08-07 21:30

EDA 电子设计自动化VHDL系列课程4 – 编码译码器

EDA电子设计自动化VHDL系列课程4–编码译码器本EDA系列介绍的系统环境是：软件：VHDL编程语言；工具：Quartus13.0FPGA芯片是：CycloneIII：EP3C10E144C8电路板细节在
zoro601·2020-08-07 20:08

FPGA作业3.2：通过例化设计3-8译码器

1.点击file-newprojectwizard新建工程，工程名字为“lab22”，然后next-next，选择cyclone旗下的EP3C16F484芯片，点击next,,再点击finish完成工程的创建。2.点击file-new新建verilogHDLfile，输入程序代码，以“lab22.v”的名字保存，如图所示：然后右键“lab22.v”，选择“createsymbolfilesforc
CheuGen54·2020-08-07 20:58

Verilog 3-8译码器

简介：用Verilog实现一个3-8译码器。可分别用结构描述和行为描述的方式实现，目的是比较两种方式在实现目标电路时的优劣性。
田野麦子·2020-08-07 20:06

单片机中74HC138三八译码器的使用

有时并知足不了我们的设计需求，比方我们的STC89C52一共有32个IO口，然则我们为了掌握更多的器件，就要运用一些核心的数字芯片，这种数字芯片由复杂的输出逻辑来掌握输入逻辑，比方74HC138这个三八译码器
weixin_34223655·2020-08-07 20:49

3-8译码器的功能与实现

3-8译码器的输入是3个脚,输出是8个脚。用高低电平来表示输入和输出。输入是二进制。3只脚也就是3位二进制数。输入可以3位二进制数。3位二进制最大是111也就是8。输出是8个脚，表示10进制。
weixin_30512043·2020-08-07 19:40

蓝桥杯单片机01——74HC138与74HC573

74HC138：三八译码器74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。
weixin_30412013·2020-08-07 19:27

深入浅出计算机组成原理：建立数据通路（下）-指令+运算=CPU（第19讲）

然后，我们还需要一个能够帮我们在内存里面寻找指定数据地址的译码器，以及解析读取到的机器指令的译码器。这样，我们就能把所有学习到的硬件组件串联起来，变成一个CP
weixin_30235225·2020-08-07 19:35

数字电路基础知识——组合逻辑电路（译码器的设计、BCD译码器、3-8译码器）

数字电路基础知识——组合逻辑电路数字电路中有很多基本常用的组合逻辑电路，如编码器、译码器、数据选择器、加法器、比较器。本次主要介绍译码器、数据选择器。
摆渡沧桑·2020-08-07 19:33

LED音乐频谱之点阵

74HC138（三八译码器）作为列选，每行都连着74HC595（移位寄存器）实现串行输入，并行输出。二.软件led.h#ifndef__Led_H#define__Led_H#in
若云流风·2020-08-07 19:27

c51单片机数码管的控制

电路图注：实际中,我单片机的74HC573电路接法与P0端接反了138译码器资料：https://pan.baidu.com/s/1COTcutsnMxMSc8tq0M2yVw密码：1jww138译码器的真值表
大1234草·2020-08-07 18:51

74LS138 动态数码管

#includesbitLS138A=P2^2;//定义138译码器的输入A脚由P2.2控制sbitLS138B=P2^3;//定义138译码器的输入脚B由P2.3控制sbitLS138C=P2^4;/
shuangyan5230·2020-08-07 18:21

数电第四章：组合逻辑电路

集成的器件1.三变量（多数）表决器2.三变量表决器，A具有否定权3.半加器4.全加器（1）原理（2）题5.四位全加器（1）概念（2）题6.编码器（1）概念（2）集成8-3优先编码电路（74LS148）7.译码器
sandalphon4869·2020-08-07 17:03

74LS138用作地址译码器

如果不使用CPLD或者FPGA作为地址译码器，那么74LS138芯片会是一个很好的选择。74LS138的A、B、C产生8位低电平有效的输出Y0-Y7，每个输出连接到存储器的CS端。
Richard-Rong·2020-08-07 17:49

verilog编码器及七段译码器设计及仿真

题目要求：设计一个10输入编码器和一个七段译码器，要求使输入值在译码器显示所需仪器：步骤代码实验图所需仪器：软件：modelsim、quartus。硬件：实验箱。
积极向上热爱学习·2020-08-07 17:04

2-4线译码器

//2-4线译码器modulecy4(input[1:0]A,//输入端口声明inputE,//输入端口声明outputreg[3:0]Y//输出端口声明);always@(A,E)if(E==1)Y<
一起拼，一起加油·2020-08-07 17:30

数字电路实验（一）——译码器

1、实验步骤：异或门过程1、新建，编写源代码。(1).选择保存项和芯片类型：【File】-【newprojectwizard】-【next】（设置文件路径+设置projectname为【C:\Users\lenovo\Desktop\笔记\大二上\数字电路\实验课\实验一\异或门】）-【next】（设置文件名【gg】）-【next】（设置芯片类型为【cyclone-EP1CT144C8】）-【fi
HNU君陌·2020-08-07 17:18

Verilog 编程实验(4)-7位译码器的设计与实现

数码管7位译码器的真值表：Implementationpart:moduleSeven_Decoder_B(data_in,data_out,EN);input[3:0]data_in;inputEN;
超超级钢铁侠·2020-08-07 16:20

数电三：编码器和译码器

译码器和编码器编码器的类型二进制编码器用n位二进制数码对2n个输入信号进行编码的电路优先编码器(即PriorityEncoder)允许同时输入数个编码信号，并只对其中优先权最高的信号进行编码输出的电路。
半个月儿上来·2020-08-07 16:51

【EDA实验】实验1：拼接4-16译码器

【EDA实验】实验1：拼接-16译码器一、实验内容1.用2片3-8译码器拼接成4-16译码器2.仿真验证电路的正确性3.注意观察输出信号的毛刺（竞争冒险）二、实验步骤本实验由Quartus软件来实现，过程如下
mjsumj·2020-08-07 15:00

FPGA学习第二课 实现3-8译码器

FPGA学习笔记—第二课本篇将给出完整的工程创建过程，另外给出所有的代码，其中包含必要的注释，可以用于学习VerilogHDL语法。1.创建工程（1）使用向导创建，找到对应的芯片...（2）选择第一个空项目（3）因为目前没有写好的模块，这里直接next（4）选择器件（5）选择EDA仿真软件（6）点击完成finish（7）新建VerilogHDL文件（8）这时候点击另存为，放到code文件夹里面，后
ANTennaaa·2020-08-07 15:09

74138集成电路译码器

图1(a)为常用的集成译码器74138的逻辑图，其引脚如图1(b)所示，它的功能表如表1所示.由图可知，该译码器有3个输入A、B、C,它们共有8种状态的组合，即可译出8个输出信号Y0～Y7，故该译码器称为
luyu2015·2020-08-07 15:07

【EDA】实验3：利用74161计数器芯片设计M=20的计数器

计数器芯片设计一个M=20的计数器2.利用Quartus软件进行设计和仿真3.观察仿真波形二.实验步骤本次实验采用Quartus软件进行，详细步骤同实验1类似，相关内容可以参考：【EDA】实验1：拼接4-16译码器
lilei4136619·2020-08-07 15:12

【EDA】实验2：利用74161计数器芯片设计M=12的计数器

计数器芯片设计一个M=12的计数器2.利用Quartus软件进行设计和仿真3.观察仿真波形二.实验步骤本次实验采用Quartus软件进行，详细步骤同实验1类似，相关内容可以参考：【EDA】实验1：拼接4-16译码器
lilei4136619·2020-08-07 15:12

74LS138译码器

-----------------------------------------------时间：2018-10-31--创建人：Ruo_Xiao--邮箱：[email protected]一、引脚二、功能8进制转为10进制。三、原理1、条件：（1）Vcc端5v供电，8端接地；（2）G1端接高电平，G2
Ruo_Xiao·2020-08-07 14:08

译码器的应用

三种基本译码器在译码器基础中，解释了完全译码器（n-2n）的基本工作原理，即：当使能端有效时：Yi=mi或者/Yi=!mi(注：这里的!
iosJohnson·2020-08-07 14:34

2-3 Verilog 7 段译码器（动态显示）

使用工具：XilinxISE14.7通过时间分频在4位7段数码管中显示2个数字，给人眼一个错觉是同时显示出两个数字。实现原理是轮流向各位数码管送出字形码和相应的位选信号，利用数码管闪烁的余晖和人眼视觉的暂留作用，使人感觉像各位管同时在显示，需要用到FPGA上的clock进行触发，代码如下：modulecode(inputwire[3:0]high_data,inputwire[3:0]low_da
hyhop150·2020-08-07 14:12

PIC单片机控制LED点阵显示屏

实验器件：20片8X8LED点阵显示屏，10片74LS164移位寄存器，10片74LS273数据锁存器，2片74LS138译码器，1片PIC16F877A单片机。
alainpro·2020-08-07 12:47

用QuartusII实现半加器、全加器、2-4译码器、BCD码加法器、计数器、交通灯

6、交通灯实现代码modulelight(clk,set,chan,light,out);inputclk,set,chan;outputreg[1:0]light;outputreg[3:0]out;always@(posedgeclkorposedgechanorposedgeset)if(set==1)beginout=0;light=01;endelseif(chan==1)beginif
aai14236·2020-08-07 12:10

译码器的定义及功能

[导读]译码器的定义及功能译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器译码器的定义及功能译码是编码的逆过程，它的功能是将具有特定含义的二进制码进行辨别
浩瀚之水_csdn·2020-08-07 12:04

Verilog 实现74138译码器

Verilog实现74138译码器代码编写首先明确有哪些输入和输出：Enable使能En0En1En2Input输入I0I1I2Output输出O0~O7然后把数据类型用Verilog实现：//使能端为三个只有当使能为
偶素雾霾·2020-08-07 12:49

3-8译码器的设计

内容设计并实现一个3－8译码器。要求根据真值表编写出3－8译码器VHDL语言程序，并利用开发工具软件对其进行编译和仿真，最后通过实验开发系统对其进行硬件验证。
Lower_Lamb·2020-08-07 12:49
上一页 6 7 8 9 10 11 12 13 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他