高云FPGA系列教程

GitHub---Git基本概念篇

本系列教程主要参考github用户stormzhang，涉及到Github中基本概念，Git速成，向GitHub提交代码，Git进阶，团队合作利器:Git分支详解，GitHub常见的几种操作。
JWDong2019·2024-02-02 02:39

自学 FPGA 要注意什么？

1.学习习惯问题FPGA学习要多练习，多仿真，signaltapII是很好的工具，可以看到每个信号的真实值，建议初学者一定要自己多动手，光看书是没用的。同时自制力也很重要，差的人容易半途而废。
宸极FPGA_IC·2024-02-02 02:46

PCD232A 3BHE022293R0101

FPGA内部模块划分和数据...的标准操作系统框架，要求所有仪器模块带有配置信息(configurationinformation)和支持标准...ESPU
DCS17750010683·2024-02-02 00:19

PFEA113-65 3BSE050092R65

PFEA113-653BSE050092R65PFEA113-653BSE050092R65PFEA113-653BSE050092R65说话人识别系统中VQ判决模块的FPGA实现...后，clr_tag
DCS17750010683·2024-02-02 00:19

PU515A 3BSE032401R1

PU515A3BSE032401R1PU515A3BSE032401R1PU515A3BSE032401R1基于FPGA的视频采集与显示模块设计...。
DCS17750010683·2024-02-02 00:49

白露：二十四节气中的第十五个节气

分微凉的秋风拂过面颊一个充满诗意的节气——白露翩然而至此时昼夜温差变大水汽遇冷在草叶上凝成水珠一颗颗宛如珍珠般晶莹剔透故名“白露”白露秋分夜一夜凉一夜“秋老虎”将要彻底离开清清爽爽的秋天来了落霞与孤鹜齐飞秋水共长天一色天高云淡
鼎力帮·2024-02-01 23:22

eFPGA设计开源框架 FABulous 系列（二）Fabric建模语法解析

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索。关注公众号【集成电路设计教程】，拉你进“IC设计交流群”。
雪天鱼·2024-02-01 22:34

QT模型视图MVC系列教程（4）---角色role的使用（Qt::DisplayRole 类型）

模型正在维护的数据，不仅是视图中所看到的那些，还有很多数据在视图是被隐藏的，你看不到，不代表他没有，比如，一个列表视图中，不仅会显示文字，文字前可能还会显示一个图标。也就是说，model会维护每一个单元格的数据，而且每个单元格的数据都是一个结构体：不仅包含了文字，还有文字的颜色、单元格的背景色、图标等等，还有很多，不一一列举了，到底有哪些呢，看一下枚举Qt::DisplayRole就知道了，在QT
暴躁的野生猿·2024-02-01 19:28

秋

天高云淡，舀一勺白云，调一杯鸡尾酒，加上，蓝天的蓝，落叶的黄，把一路的故事，倾诉给夜空的月和秋天的雨。然而，这秋雨太多情，借着漫长的夜，回复不停……
逯老师课堂·2024-02-01 14:02

TensorFlow2实战-系列教程14：Resnet实战2

TensorFlow2实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在JupyterNotebook中进行本篇文章配套的代码资源已经上传Resnet实战1Resnet实战2Resnet
机器学习杨卓越·2024-02-01 13:08

Verilog双边沿采样触发器 HDLBitDualedge

见此博文FPGA中如何实现
闲庭信步sss·2024-02-01 10:51

【AG32VF407】国产MCU+FPGA，更新官方固件解决8Mhz内部晶振不准，Verilog实测7.9Mhz！

视频讲解[AG32VF407]国产MCU+FPGA，更新官方固件解决8Mhz内部晶振不准，Verilog实测7.9Mhz！
LitchiCheng·2024-02-01 10:51

Verilog实现上升、下降沿检测 FPGA

Verilog实现上升、下降沿检测源文件`timescale1ns/1psmoduletop(inputclk,//时钟信号inputrst_n,//复位信号，低电平有效inputsignal//待检测信号);wireposedge_get;//检测到上升沿标志wirenegedge_get;//检测到下降沿标志regsignal_buff_1;//输入数据缓冲1regsignal_buff_2;
四臂西瓜·2024-02-01 10:19

【AG32VF407】国产MCU+FPGA Verilog双边沿检测输出方波

视频讲解[AG32VF407]国产MCU+FPGAVerilog双边沿检测输出方波实验过程本次使用使用AG32VF407开发板中的FPGA，使用双clk的双边沿进行检测，同步输出方波同时可以根据输出的方波检测
LitchiCheng·2024-02-01 10:18

SAP系统和微信集成的系列教程之七：使用Redis存储微信用户和公众号的对话记录

这是Jerry2020年的第88篇文章，也是汪子熙公众号总共第269篇原创文章。本系列的英文版Jerry写作于2017年，这个教程总共包含十篇文章，发表在SAP社区上。系列目录(1)微信开发环境的搭建(2)如何通过微信公众号消费API(3)微信用户关注公众号之后，自动在SAPC4C系统创建客户主数据(4)如何将SAPC4C主数据变化推送给微信公众号(5)如何将SAPUI5应用嵌入到微信公众号菜单中
JerryWang_汪子熙·2024-02-01 10:30

FPGA高端项目：Xilinx Artix7系列FPGA 多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持

目录1、前言版本更新说明给读者的一封信FPGA就业高端项目培训计划免责声明2、相关方案推荐我这里已有的FPGA图像缩放方案我已有的FPGA视频拼接叠加融合方案本方案的XilinxKintex7系列FPGA
9527华安·2024-02-01 10:58

相片修复框架-GFPGAN

一GFPGAN介绍GFPGAN是一个由腾讯ARC团队开发的用于人脸图像生成和优化的GAN模型。
qyhua·2024-02-01 10:58

【 USRP 相控阵】X波段相控阵开发平台用户指南

FMCA-EBZAD9081MxFEEvaluationBoard,https://www.analog.com/eval-ad9081AD9081的全功能评估板使用ACE软件进行控制的PC软件HMC7044的板载时钟用于管理套件和FPGA
东枫科技·2024-02-01 09:51

基于fpga的数字时钟开发

1、题目要求2、程序代码moduleclock(inputclk,//时钟inputrst,//复位键inputwiremonth_adj,inputwireday_adj,input[0:4]key,//按键输入input[0:0]qiehuan,output[0:7]seg_cs,//数码管位选output[0:7]seg_data0,//前四个数码管output[0:7]led,output
卡莫西夫的忧伤·2024-02-01 09:45

老公的生日

2018年10月10日星期三晴今天农历九月初二，天高云淡，是一个晴朗的好日子，是老公的生日。早上起床后，二姐给老公发来一个信息:祝生日快乐！感谢二姐你的有心！
云飞扬_6315·2024-02-01 08:40

TensorFlow2实战-系列教程15：Resnet实战3

TensorFlow2实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在JupyterNotebook中进行本篇文章配套的代码资源已经上传Resnet实战1Resnet实战2Resnet
机器学习杨卓越·2024-02-01 07:33

RISC-V指令格式

RISC-V指令格式1RISC-V指令集命名规范2RISC-V指令集组成2.1基础整数指令集2.2扩展指令集3RISC-V指令格式3.1指令表述3.2指令格式本文属于《RISC-V指令集基础系列教程》之一
百里杨·2024-02-01 06:43

2020-R18-区块链技术与应用

日，中本聪发布了比特币系统并挖掘出了第一个区块即创世区块；2010年5月22日，第一笔线下交易，1万个比特币买了一个价值25美元的披萨，单价为0.25美分；2、挖矿芯片经历了四个阶段，CPU、GPU、FPGA
12_德德·2024-02-01 05:29

【INTEL（ALTERA）】错误：*.onchip_flash_0：UFM 扇区不支持“隐藏”模式。请更新访问模式设置

说明由于英特尔®Quartus®PrimeStandardEdition软件版本22.1存在一个问题，当您针对10FPGACompact变体英特尔®MAX®在片上闪存英特尔®FPGAIP中选择单压缩映像配置模式时
神仙约架·2024-02-01 02:59

【INTEL（ALTERA）】为什么Nios® V 应用程序项目构建失败，并且观察到“找不到 -lstdc++”消息？

GCCv10.1.0-1.1工具链（WindowsBuild）中缺少多libarch/abi-to-directory映射，在Windows中使用命令“make-C”在Windows中构建Nios®V/m处理器英特尔FPGAIP
神仙约架·2024-02-01 02:28

解决github慢的问题

githubproxy代理加速gitclone.comgithub镜像或加速网站例如：gitclonehttps://ghproxy.com/https://github.com/TencentARC/GFPGAN.git
ImSEten·2024-01-31 22:46

透看心平淡皆不平凡

人如蝼蚁，梦似高云。凡尘渺渺，繁华似景。一路风尘，追逐梦想。空白头发，感叹沧桑。愚者迷惑，悟者自通。山高水长，四季无常。闷心自问，镜花水月。为何如此，命如纸薄。知己两三，人情冷暖。我皆因果，看透凡尘。
清风如意·2024-01-31 20:56

Xilinx FIFO Generator 需要注意BRAMs的资源消耗

XilinxFIFOGenerator需要注意ActualDepthXilinxFIFOGenerator需注意非对称位宽XilinxFIFOGenerator需要注意BRAMs的资源消耗事出有因原以为选用了一个BRAM资源为16M的FPGA
ShareWow丶·2024-01-31 19:14

FPGA存储块，有没有使能Primitives output Register作用

在FPGA中，ROM,RAM存储块在IP核配置中都有一个配置选项：PrimitivesoutputRegister，比如下图的romIP核配置界面接下来以RAM读写为例，我这里RAM的第一个数值为1，我们观察第一个数值的位置即可看出这个
ChipChatter·2024-01-31 19:13

电子信息找工作选fpga还是嵌入式？

电子信息找工作选fpga还是嵌入式？
枪哥玩转嵌入式·2024-01-31 17:24

ZYNQ系列PL配置加载流程

一，FPGA配置引脚说明1,配置相关电源如果VCCO0连接至2.5V或3.3V，CFGBVS连接至VCCO0。如果VCCO0连接至1.5V或1.8V，CFGBVS连接至GND。
寒听雪落·2024-01-31 14:10

【Xilinx】开发环境（二）- Petalinux环境安装

此系列博客，仅对Xilinx平台PS端（ARM部分）开发做介绍，不对PL(FPGA)做过多介绍。
有意思科技·2024-01-31 14:37

OpenMIPS用verilog实现

最近在研究FPGA的开发，于是需要用到Verilog。但是手头上只有一台M1芯片的Mac
闻林禹·2024-01-31 13:24

【数字IC精品文章收录】近500篇文章-学习路线-基础知识-接口-总线-脚本语言-芯片求职-安全-EDA-工具-低功耗设计-Verilog-低功耗-STA-设计-验证-FPGA-架构-AMBA-书籍-

数字IC全站文章索引demo版（建议收藏慢慢看）*一、项目说明*1.1索引目的1.2收录原则1.3投稿方式1.4版本迭代二、数字IC学习路线三、通用技能篇*3.1数字电路3.2硬件描述语言(Verilog)3.3linux操作系统3.4C语言3.5微机原理3.6汇编语言3.7计算机组成原理3.8计算机体系架构3.9STA静态时序分析3.10SystemVerilog3.11UVM3.12SVA3.
程序员负总裁·2024-01-31 10:05

「线上分享」采用Zynq系列FPGA实现NDI AV over IP 应用

IP为AVoverIP带来更多可扩展切换的可能，打破传输距离的障碍，提高了输入与输出设备的数量，超越了本地化的视频标准，与数据和通信的融合更密切。长沙千视希望采用AVoverIP为自身的NDI技术赋能，实现更好的场景部署。NDI的特点是需要软件的协议和处理，通过Zynq在逻辑端实现NDI的编解码算法，在ARM端跑NDI的SDK以及网络的收发。这样的一种分工协同就实现了技术的最大化利用。被称为“Sp
LiveVideoStack_·2024-01-31 08:26

大数据系列教程003-hadoop伪分布式环境搭建步骤

声明：大数据系列教程文章由Java潘老师辛苦原创，免费公开供java爱好者学习。
Java潘老师·2024-01-31 07:53

TensorFlow2实战-系列教程10：RNN文本分类2

TensorFlow2实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在JupyterNotebook中进行本篇文章配套的代码资源已经上传4、构建语料表构建语料表，基于词频来进行统计
机器学习杨卓越·2024-01-31 07:18

TensorFlow2实战-系列教程11：RNN文本分类3

TensorFlow2实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在JupyterNotebook中进行本篇文章配套的代码资源已经上传6、构建训练数据所有的输入样本必须都是相同shape
机器学习杨卓越·2024-01-31 07:18

TensorFlow2实战-系列教程14：Resnet实战1

TensorFlow2实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在JupyterNotebook中进行本篇文章配套的代码资源已经上传1、残差连接深度学习中出现了随着网络的堆叠效果下降的现象
机器学习杨卓越·2024-01-31 07:18

Odin Inspector 系列教程 --- Table List Attribute

TableListAttribute特性：用于在检查器中将列表和数组呈现为表。【ShowIndexLabels】设置为True，则为每个元素绘制一个标签，其中显示元素的索引。[TableList(ShowIndexLabels=true)]publicListTableListWithIndexLabels=newList(){newSomeCustomClass(),newSomeCustomC
su9257_海澜·2024-01-31 07:14

TensorFlow2实战-系列教程12：RNN文本分类4

TensorFlow2实战-系列教程总目录有任何问题欢迎在下面留言本篇文章的代码运行界面均在JupyterNotebook中进行本篇文章配套的代码资源已经上传8、压缩版本网络模型classModel(tf.keras.Model
机器学习杨卓越·2024-01-31 07:40

【FPGA原型验证】附录基础知识：FPGA/CPLD基本结构与实现原理

聚焦XilinxISE介绍Xilinx公司及其产品的基本情况，并在此基础上描述了CPLD和FPGA的内部结构及基本原理。
Hcoco_me·2024-01-31 07:52

STM32与FPGA实现以太网功能--web、UDP、tcp测试

web网管程序在ETH工程已经做好并验证完成了，现在STM32+FPGA实现ping功能，那么web功能应该一样能实现问题1：浏览器输入192.168.1.30，能出现登入界面，但是输入密码点击没反应，
weixin_41719055·2024-01-31 07:22

[AG32VF407]国产MCU+FPGA Verilog编写控制2路gpio输出不同频率方波实验

视频讲解[AG32VF407]国产MCU+FPGAVerilog编写控制2路gpio输出不同频率方波实验实验过程根据原理图，选择两个pin脚作为输出修改VE文件，clk选择PIN_OSC，使用内部晶振8Mhz
LitchiCheng·2024-01-31 07:51

GD32F30x SPI转CAN 从机实现

通信不同于串口等全双工通信，主机在发送数据的同时也能得到从机传送的数据，所以SPI通信是同步的，从机要想发送数据给主机，必须等主机主动发送时钟来读取；所以主机要想读取从机的数据必须发送2帧数据才能读取到想要的结果（不同与FPGA
kensey·2024-01-31 07:18

呼吸灯--FPGA

目录1.breath_led.v2.tb_breath_led.v呼吸灯就是从完全熄灭到完全点亮，再从完全点亮到完全熄灭。具体就是通过控制PWM的占空比控制亮灭程度。绘制PWM波的步骤就是，首先灯是在第一个时钟周期保持高电平熄灭状态，在第二个时钟周期保持1/10个时钟周期的低电平，其余都是高电平。在第3个时钟周期保持2/10的低电平，剩余都是高电平，依次绘制下去直到第11个时钟周期在一个周期内都是
sendmeasong_ying·2024-01-31 07:47

FPGA芯片的可重构技术

FPGA可重构技术就是通过上位机控制在FPGA运行过程中加载不同的Bitstream文件，FPGA芯片根据文件内的不同逻辑将内部的资源全部或部分进行重新配置以达到多种功能任务动态切换的目标，从而提高了使用
程老师讲FPGA·2024-01-31 07:13

国内外FPGA主要厂商和其主要芯片

前言随着人工智能的普及，在落地过程中由于需要实时处理大批量的图片和视频数据，在硬件设计过程中，fpga都会作为硬件架构中的周转，所以近年来fpga工程师的需求越来越大，本文旨在归纳一下目前市场主流的fpga
程老师讲FPGA·2024-01-31 07:13

美丽的鄂尔多斯

秋天，天高云淡，
浩然_17d9·2024-01-31 05:39

FPGA学习日志：Verilog仿真文件的写法

目录一、Verilog与仿真1.1Verilog的概念1.2仿真与仿真文件1.3仿真的重要性二、Verilog仿真文件的写法2.1搭建模块2.2标记模块名称2.3定义输入输出变量2.4初始化initial代码段2.5一些注意事项三、仿真文件编码实践-三八译码器3.1测试文件3.2仿真文件一、Verilog与仿真1.1Verilog的概念Verilog是一种硬件描述语言（HardwareDescri
长安er·2024-01-31 04:43
上一页 7 8 9 10 11 12 13 14 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他