E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
高云FPGA系列教程
LabVIEW
FPGA
PCIe开发讲解-7.7节:上位机PC端Memory应用程序开发(LabVIEW/C调用DLL文件,神电提供lvlib库)
当
FPGA
硬件被系统识别成功后,我们就可以编写一个上位机PC端的应用程序来与之通信,比如用来监控下位机
FPGA
前面板上的控件值或者下发控制指令给
FPGA
了。
神电测控
·
2024-02-07 08:15
labview
fpga
pci-e
编程语言
嵌入式
那些年写的诗词《逍遥集.上》
2难将忘,思得月月,想尽时时刻刻愁正时声歌,亭堂几落南飞雁,
高云
外,一片琉璃青遍,仅慰得.一人寂寞。习风微残,只削得.落红无几,却不觉.几丝春恨减
牧象
·
2024-02-07 08:20
第12章:实践版OpenMIPS处理器设计与实现
12.1实践版OpenMIPS处理器的设计目标但在实际应用中,程序的体积可能非常大,指令存储器不能集成在
FPGA
内部了,一般使用
FPGA
芯片外部的Flash作为指令存储器,同理,一般使用
FPGA
芯片外部的
tanfuz
·
2024-02-07 07:26
自己动手写CPU阅读笔记
JTAG 标准IEEE STD 1149.1-2013学习笔记(一·)Test logic architecture、Instruction register以及Test data registers
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索和SOC设计。关注公众号【集成电路设计教程】,拉你进“IC设计交流群”。
雪天鱼
·
2024-02-07 07:55
1.3 Verilog 环境搭建详解教程
FPGA
开发环境有Xilinx公司的ISE(目前已停止更新),VIVADO;因特尔公司的QuartusII;ASIC开发环境有Synopsys公司的VCS;很多人也在用IcarusVerilog和GTKwave
二当家的素材网
·
2024-02-07 05:43
Verilog
教程
fpga开发
Verilog
【INTEL(ALTERA)】为什么在编译 HDMI 英特尔®
FPGA
IP设计示例 VHDL 变体时看到错误 (13879)?
说明由于英特尔®Quartus®PrimeProEdition软件版本23.2存在一个问题,您在编译HDMI英特尔®
FPGA
IP设计示例的VHDL变体时可能会看到以下错误:错误(13879):VHDL绑定指示
神仙约架
·
2024-02-07 04:25
INTEL(ALTERA)
FPGA
fpga开发
13879
HDMI
第6节、T型加减速转动【51单片机+L298N步进电机
系列教程
】
↑↑↑点击上方【目录】,查看本系列全部文章摘要:本章介绍步进电机T型加减速的控制方法,分三个小节,本小节主要内容为该控制方法的推导与计算。目前各平台对该控制方法介绍的文章目前较多,但部分关键参数并未给出推导过程,例如误差系数0.676的推导等,本节在现有文章框架下,对推导过程进行了梳理目录一.加速阶段1.1计算时间与步数关系1.2计算时间间隔递推关系1.3误差分析1.4计算定时器初值二.加速+减速
皮皮黄-机电工程师
·
2024-02-07 03:35
皮皮黄
第4节、电机多段转动【51单片机+L298N步进电机
系列教程
】
↑↑↑点击上方【目录】,查看本系列全部文章摘要:本节介绍用控制步进电机三个主要参数角度、速度、方向,实现简单的步进电机多段控制一、目标功能输入多个目标角度,以及每个角度对应的速度,实现步进电机的多段多速度转动二、计算过程2.1简化C与n函数关系根据上一节内容,定时器初值与速度函数关系为硬件系统确定后,angle、Xtal、X均为定值,为降低计算量,将公式中可以提前计算好的地方直接计算出来根据硬件设
皮皮黄-机电工程师
·
2024-02-07 03:34
皮皮黄
【GameFramework框架】四、GameFramework框架内置模块
一、前言【GameFramework框架】
系列教程
目录:https://blog.csdn.net/q764424567/article/details/135831551【GameFramework框架
恬静的小魔龙
·
2024-02-07 02:35
#
GameFramework框架
unity
游戏引擎
编辑器
c#
visual studio 2008微软教程
最近因为有一个客户需要自定义流程这个功能,公司让有关技术人员开始研究visualstudio2008,虽然我不是研发,但是作为一个顾问我也需要了解这些技术细节的内容,找了很多的资料,这个是微软提供的官方的
系列教程
ling_78
·
2024-02-07 02:55
微软
技术人
第3节、电机定速转动【51单片机+L298N步进电机
系列教程
】
↑↑↑点击上方【目录】,查看本系列全部文章摘要:本节介绍用定时器定时的方式,精准控制脉冲时间,从而控制步进电机速度。一、计算过程电机每一步的角速度等于走这一步所花费的时间,走一步角度等于步距角,走一步的时间等于一个脉冲的时间L298N驱动步进电机有三种模式:单相4拍、双相4拍、8拍,对于二相四线步进电机,4拍步距角为1.8度,8拍等效步距角为1.8/2=0.9度,一个脉冲转动的角度为step/X,
皮皮黄-机电工程师
·
2024-02-07 01:04
皮皮黄
5-3、S曲线生成器【51单片机+L298N步进电机
系列教程
】
↑↑↑点击上方【目录】,查看本系列全部文章摘要:本节介绍步进电机S曲线生成器的计算以及使用一.计算原理根据上一节内容,已经计算了一条任意S曲线的函数。在步进电机S曲线加减速的控制中,需要的S曲线如图1所示,横轴为时间,纵轴为角速度,其中w0为起始角速度,w1为终止角速度在S曲线加减速控制中,加减速的角度是已知的,根据第五节内容公式③,已经计算了角度与步数的函数关系式为下式根据第五节内容公式⑥,已经
皮皮黄-机电工程师
·
2024-02-06 23:14
皮皮黄
Vivado FIR IP核的使用
⭐️作者简介:小瑞同学,主要学习
FPGA
、信号处理、通信等。个人主页:小瑞同学的博客主页个人信条:越努力,越幸运!
hi小瑞同学
·
2024-02-06 20:09
#
Vivado
IP核配置
fpga开发
信号处理
matlab
信息与通信
vivado中IP核调用方法简介
、常用IP核调用方法案例2.1FIFOIP核2.2UARTIP核2.3DDR3IP核2.4PLLIP核2.5AXIGPIOIP核三、总结Vivado是Xilinx公司推出的一款集成化设计环境,可以用于
FPGA
Simuworld
·
2024-02-06 20:37
#
FPGA
fpga开发
vivado
IP核调用
Vivado Digilent IP核
最近在做
FPGA
的视频处理,学习中看见大佬使用现成的IP核会方便很多,其中就包括DynamicclockgeneratorIP核,根据视频分辨率不同产生动态时钟脉冲的IP核,可以说是相当的方便了,Dynamic
艾利芬特
·
2024-02-06 20:37
fpga开发
阿里云异构计算类云服务器介绍(GPU云服务器、
FPGA
云服务器等)
阿里云异构计算云服务器产品可为用户提供了软件与硬件结合的完整服务体系,助力您在人工智能业务中实现资源的灵活分配、弹性扩展、算力的提升以及成本的控制。异构计算类云产品包括GPU云服务器、神龙AI加速引擎AIACC、AI分布式训练通信优化库AIACC-ACSpeed、AI训练计算优化编译器AIACC-AGSpeed、集群极速部署工具FastGPU、GPU容器共享技术cGPU、弹性加速计算实例EAIS和
阿里云最新优惠和活动汇总
·
2024-02-06 20:28
2018-04-15
FPGA
Kernel Log
AMDprintf我们在kernel中增加了#pragmaOPENCLEXTENSIONcl_amd_printf:enable,以便在kernel中通过printf函数进行debug,这是AMD的一个扩展。printf还可以直接打印出float4这样的向量,比如printf(“%v4f”,vec)。#pragmaOPENCLEXTENSIONcl_amd_printf:enable__kerne
七点水Plus
·
2024-02-06 18:14
FPGA
快速入门路径
适合新手的
FPGA
入门路径总体路径规划基础学习-verilog语言verilog语言学习,推荐verilog数字系统设计一书,讲解比较详实和全面。
zuoph
·
2024-02-06 18:14
FPGA+人工智能
电子技术
fpga开发
硬件工程
FPGA
-学习路径(更新中)
目前我还在入门
FPGA
,我想写下我的学习路径,仅供参考,希望帮到更多的人,也希望大家多多指教。
班花i
·
2024-02-06 18:14
FPGA
fpga
FPGA
学习笔记
FPGA
和ASIC
FPGA
(FieldProgrammableGateArray)现场可编程逻辑门阵列,ASIC(ApplicationSpecificIntegratedCircuit)即专用集成电路
橙橙养乐多
·
2024-02-06 18:11
fpga开发
学习
数字电路实验二:
FPGA
实验箱内置单脉冲测试、数码管基础测试、74LS197产生8421码循环测试信号、实现8421码->格雷码译码器、3-8译码器、设计改进实现48译码器a段显示译码电路
数字电路实验报告二实验环境与仪器实验环境实验时间:2022.11.10地点:教学大楼A412气温:22℃实验仪器示波器/逻辑分析仪MSO5354
FPGA
实验箱元器件目录第一组数字电路实验报告二参与者一、
thinkerhui
·
2024-02-06 16:12
硬件工程
数字电路实验1:4联装7段数码管管脚功能、传统实验箱非门延迟、
fpga
各种虚拟门特性及边沿检测器
软件工程学院目录第一组数字电路实验报告一一、实验室环境与仪器1.实验环境2.实验仪器二、实验内容(1)测量4联装7段数码管管脚功能(2)测量74LS00与非门管脚功能与门延迟(使用传统实验箱)(3)74LS197产生测试信号(使用
FPGA
thinkerhui
·
2024-02-06 16:41
硬件工程
java sha256算法_区块链主流共识算法的15个开源实现
相关推荐:区块链开发
系列教程
1、BFT共识开发库BFT共识算法可以应对分布式系统中的拜占庭故障(Byzantinefailures),也就是可以在集群中部分节点存在恶意行为时依然保证整个系统的正常工作
weixin_39568889
·
2024-02-06 16:40
java
sha256算法
Pandas.Series.quantile() 分位数 详解 含代码 含测试数据集 随Pandas版本持续更新
传送门:PandasAPI参考目录传送门:Pandas版本更新及新特性传送门:Pandas由浅入深
系列教程
本节目录Pandas.Series.quantile()语法:返回值:参数说明:q分位interpolation
数象限
·
2024-02-06 14:07
Pandas
API参考
pandas
ide
Metal入门教程(三)摄像头采集渲染
Metal
系列教程
的代码地址;OpenGLES
系列教程
在这里;你的star和fork是我的源动力,你的意见能让我走得更远。
落影loyinglin
·
2024-02-06 12:06
vue+cesium:从0到1部署开发运行环境
本
系列教程
是在vue2.X的基础上加载cesium程序,来开发各种示例程序。
还是大剑师兰特
·
2024-02-06 12:59
#
cesium示例教程100+
vue.js
javascript
cesium
cesium教程
cesium示例
简易数据分析 13 | Web Scraper 抓取二级页面
不知不觉,webscraper
系列教程
我已经写了10篇了,这10篇内容,基本上覆盖了WebScraper大部分功能。
sky卤代烃
·
2024-02-06 11:44
[嵌入式AI从0开始到入土]13_orangepi aipro开箱测评
[嵌入式AI从0开始到入土]嵌入式AI
系列教程
注:等我摸完鱼再把链接补上可以关注我的B站号工具人呵呵的个人空间,后期会考虑出视频教程,务必催更,以防我变身鸽王。
工具人呵呵
·
2024-02-06 11:14
嵌入式ai从0到入土
人工智能
5-4、S加减单片机程序【51单片机+L298N步进电机
系列教程
】
↑↑↑点击上方【目录】,查看本系列全部文章摘要:本节介绍实现步进电机S曲线运动的代码一、目标功能实现步进电机转动总角度720°,其中加减速各90°加速段:加速类型:S曲线加速角度:角度为90°起步速度:30RPM终止速度:500RPM匀速段:匀速角度:角度为540°匀速速度:500RPM减速段:减速类型:S曲线减速角度:角度为90°起步速度:500RPM终止速度:60RPM二、生成器计算加速参数计
皮皮黄-机电工程师
·
2024-02-06 09:41
皮皮黄
第2节、让电机转起来【51单片机+L298N步进电机
系列教程
】
本
系列教程
必要的51单片机基础包括IO口操作、中断、定时器三个部分,相关基础教程网上很多,可以自行学习一、软件清单需要用到的软件有keil5编译软件、STC程序烧录软件,此处提供好心网友分享的百度网盘链接
皮皮黄-机电工程师
·
2024-02-06 09:11
皮皮黄
vivado在线调试、在线抓波形方法
7、点击program下载到
FPGA
,双
千寻xun
·
2024-02-06 08:18
FPGA
fpga开发
【基于
FPGA
的可调数字钟设计】
基于
FPGA
的可调数字钟设计前言一、设计要求二、实现过程1.总体设计思想2.设计模块分析三、系统调试结语前言近年来由于美国对我国芯片行业的封锁,我国芯片行业迎来了一波发展的浪潮,
FPGA
这款小众而又实用的芯片也被划在制裁名单中
青柠味汽水
·
2024-02-06 08:48
fpga开发
VIVADO烧录之FLASH W25Q128JVSIQ
平台:vivado2017.4
FPGA
芯片:XC7K325T-2FFG676Flash芯片:w25q128jvsiq简言在使用vivado开发工具进行固化程序时需要注意在vivado自带的flash器件库中
逾越TAO
·
2024-02-06 08:48
FPGA
FLASH
fpga开发
Xilinx 黑金ZYNQ开发板AX7020,利用VIVADO进行
FPGA
程序烧录
参考黑金的AX7020开发板资料中的SDK实验篇PDF教程文件。(1)创建工程,步骤与SDK实验篇中的步骤一致;配置PS端时应该可以只选需要的加载方式,如QSPI或者SD,我目前是两种都勾选了,但是只用了QSPI方式。第一章,1.2.(1)-1.2.(11)00:00(2)通过“RunBlockAutomation”完成端口导出,连接FCLK_CLK0到M_AXI_GP0_ACLK,然后保存,创建
weixin_48793386
·
2024-02-06 08:18
FPGA
ZYNQ
fpga开发
FPGA
学习记录-Vivado工程创建、仿真、编译
目录前言工程创建工程仿真引脚配置编译前言本系列文章作为对特权同学《深入浅出玩转
FPGA
》课程学习的记录,对课程内容进行总结,比记录遇到的问题与解决办法,以此见证个人
FPGA
学习历程。
zoeybbb
·
2024-02-06 08:17
Vivado
FPGA
Xilinx
fpga开发
学习
基于
FPGA
的多功能数字时钟设计报告
作品基于intelCycloneIVEEP4CE10F17C8
FPGA
板卡,主要开发环境为QuartusⅡ,编程并实现了多功能温湿度电子钟。
马泽骞
·
2024-02-06 08:47
FPGA设计案列
fpga开发
vivado在远程服务器上完成本地设备的程序烧写和调试(vivado远程调试)
vivado远程调试目录1概述2本地设置3远程服务器设置1概述本文用于描述
FPGA
开发过程中,使用远程服务器时,直接在远程服务器连接到本地设备进行程序的烧写和调试的过程。
风中月隐
·
2024-02-06 08:47
FPGA
FPGA
VIVADO
烧写与调试
远程调试
服务器
【Verilog HDL设计】基于
FPGA
的HDMI协议实现v0.1
1协议简介HDMI协议常见用的有v1.4v2.0v2.1等版本,后两个版本基于v1.4版本发展而来,要想深入学习HDMI协议,从v1.4版本开始更容易上手。关于HDMIv1.4的协议内容,网上已经有很多前辈作了详细介绍,例如博主“芒果木有籽”的这篇“HDMI1.4协议详解”就讲解的很细致。但毕竟在一篇或者几篇博文中想要把一个协议没有遗漏的展现出来是非常困难的。更详细的协议内容协议详见《High-D
蚂蚁cd
·
2024-02-06 08:16
fpga开发
基于
FPGA
的可调数字钟设计
在此特别感谢哔站up主甘第发布的
FPGA
企业实训课(基于
FPGA
的数字钟设计)教学视频,让一个
FPGA
小白开始了第一个
FPGA
设计开发流程。
以安_wjf
·
2024-02-06 08:45
课程设计
fpga开发
在线逻辑分析仪的使用
待测设计(DesignUnderTest,DUT)就是用户逻辑,它和片内的在线逻辑分析仪都位于
FPGA
中。
m0_46521579
·
2024-02-06 08:14
ZYNQ
fpga开发
在 Vivado 将程序烧写固化到 flash
通常对
FPGA
下载程序时,会采用JTAG口下载,完成好HDL设计,并且验证无误后,对设计文件进行综合,布局布线以及生成比特流文件,而
FPGA
开发板要想工作,需要将该文件烧写进
FPGA
芯片中。
Linest-5
·
2024-02-06 08:44
Vivado
Vivado
flash
程序固化
Xilinx
fpga开发
Vivado-基于下载器的程序加载与烧写
VIVADO->OpenHardwareManager",如图所示:(3)采集卡上电,在菜单栏选择"Tools->AutoConnect",如图所示:(4)下载器连接电脑与采集卡成功,如图所示:(5)右键点击
FPGA
行走的路人啊
·
2024-02-06 08:13
开发工具的使用
xilinx
FPGA
在线调试方法总结(vivado+ila+vio)
本文主要介绍xilinx
FPGA
开发过程中常用的调试方法,包括ILA、VIO和TCL命令等等,详细介绍了如何使用。
jk_101
·
2024-02-06 08:13
FPGA
fpga开发
第7节、双电机直线运动【51单片机+L298N步进电机
系列教程
】
↑↑↑点击上方【目录】,查看本系列全部文章摘要:前面章节主要介绍单个电机控制,本节内容介绍两个电机完成Bresenham直线运动一、Bresenham直线算法介绍Bresenham直线算法由JackEltonBresenham于1962年在IBM开发,最初用于计算机显示直线,它确定应该选择的n维光栅的点,以便形成两点之间的直线的近似。因为它仅使用整数加法,减法和位移,非常适合单片机系统。二、算法推
皮皮黄-机电工程师
·
2024-02-06 08:43
皮皮黄
6-2、T型加减速计算简化【51单片机+L298N步进电机
系列教程
】
↑↑↑点击上方【目录】,查看本系列全部文章摘要:本节介绍简化T型加减速计算过程,使其适用于单片机数据处理。简化内容包括浮点数转整型数计算、加减速对称处理、预处理计算一、浮点数转整型数计算根据上一节内容已知常用的晶振大小为11.0592MHz和12MHz,此处统一为12二、加减速对称处理为简化计算量,设定加减速过程对称,即a0=a2=a2.1加速+减速阶段2.2判断匀速阶段是否存在三、预处理计算四、
皮皮黄-机电工程师
·
2024-02-06 08:12
皮皮黄
6-3、T型加减速单片机程序【51单片机+L298N步进电机
系列教程
】
↑↑↑点击上方【目录】,查看本系列全部文章摘要:根据前两节内容,已完成所有计算工作,本节内容介绍具体单片机程序流程及代码一、程序流程图根据前两节文章内容可知,T型加减速的关键内容是运动类型的判断以及定时器初值的计算,在输出运动参数后即可判断出运动类型,再根据运动类型在主循环程序中计算定时器初值,在定时器中断中判断各运动阶段是否完成,最终实现T型加减速过程,程序流程图如下所示二、误差分析在动态计算的
皮皮黄-机电工程师
·
2024-02-06 08:12
皮皮黄
Vivado开发
FPGA
使用流程、教程 verilog(建立工程、编译文件到最终烧录的全流程)
目录一、概述二、工程创建三、添加设计文件并编译四、线上仿真五、布局布线六、生成比特流文件七、烧录一、概述vivado开发
FPGA
流程分为创建工程、添加设计文件、编译、线上仿真、布局布线(添加约束文件)、
xingxing点灯
·
2024-02-06 08:11
vivado
fpga开发
开发语言
【
FPGA
】Vivado 保姆级安装教程 | 从官网下载安装包开始到安装完毕 | 每步都有详细截图说明 | 支持无脑跟装
可跳转至Step5)Vivado介绍Step1:进入官网Step2:注册账号Step3:进入下载页面Step4:下载安装包Step5:安装Step6:等待软件安装完成安装完成Vivado介绍Vivado是
FPGA
柠檬叶子C
·
2024-02-06 08:11
FPGA玩板子记录
fpga开发
Vivado
FPGA
多功能数字时钟 基于Quartus实现设计与仿真 华南师范大学数电综设
专业:通信工程学号:__姓名:龚易乾___指导老师:电子与信息工程学院2023年2月有任何疑问可以联系邮箱:
[email protected]
项目仓库地址:https://github.com/CodeAlanqian/e-clockgithub仓库地址综合设计实验实验目的熟练掌握Quartus等EDA设计与仿真工具,掌握多路选择器、N进制计数器、显示译码电路、开关电路、按键等电路的设计和调试方法。加
CodeAlan
·
2024-02-06 08:41
FPGA
Quartus
多功能数字时钟
fpga开发
[
FPGA
开发工具使用总结]VIVADO在线调试(1)-信号抓取工具的使用
约束文件2.4两种方法的优点与缺点3在线调试方法3.1器件扫描设置3.2触发条件设置3.3触发窗口设置3.4采样过程控制4常见问题4.1时钟域的选择4.2缺少LTX文件4.3ILA无时钟参考文档1简介在
FPGA
蚂蚁cd
·
2024-02-06 08:41
FPGA开发工具使用总结
fpga开发
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他