74HC390分频

数字逻辑与计算机设计实验 FPGA数字钟(Verilog)

笔记FPGA数字钟(Verilog)项目源代码已上传至github：houhuawei23/DDCA_2022目录实验9FPGA数字钟实验分析：实现思路：硬件支持：硬件描述语言代码编写：1顶层模块2时钟分频
华仔142·2024-01-01 23:52

深圳大学——基于basys3开发板的秒表设计及应用

目录一、总体分析和设计二、实验过程2.1工程建立2.2分频器模块2.3时钟计数模块2.3.1分秒计数（向上计数）2.3.2分秒计数（向下计数）2.3.3百分之一计数（向下计数）2.4数码管显示模块2.4.1
小新蜡笔553·2024-01-01 23:52

【Verilog闯关第2天】数字秒表的设计

二、设计说明主要有分频器、十进制计数器（秒的个位，分的个位，共计2
嘻嘻哈哈soso·2024-01-01 23:22

FPGA项目（14）——基于FPGA的数字秒表设计

2.设计思路所采用的时钟为50M，先对时钟进行分频，得到100HZ频率的信号，然后在该信号的驱动下，对秒表的各个单位进行累加分频的代码为：modulefenpin(inputclk_in,//输入的时钟
嵌入式小李·2024-01-01 23:19

文献阅读--Σ-Δ 小数频率合成器原理

论文：[1]刘宝宝.Sigma-Delta小数频率综合器中小数分频器研究与设计[D].华侨大学,2012.[2]梁佳琦.高精度Σ-Δ小数分频器的研究与设计[D].中国运载火箭技术研究院,2022.DOI
伊丽莎白鹅·2024-01-01 17:40

stm32 /*定时器ETR外部时钟初始化配置

例程链接总结一、定时器4种时钟源1、内部时钟（CK_INT）2、外部时钟模式1：外部输入脚（TIx）3、外部时钟模式2：外部触发输入（ETR）4、内部触发输入（ITRx）：使用A定时器作为B定时器的预分频器
xhZhangShaoFan·2024-01-01 15:30

Verilog设计倒计时秒表

目录一.设计要求二.模块总和三.模块设计1.顶层模块2.分频模块3.计数模块4.倒计时模块5.数码显示模块6.管脚约束代码四.引脚分配五.演示视频一、设计要求①.用基于NEXY4DDR开发板自带的时钟驱动电路
夏澄啊·2024-01-01 02:37

Verilog设计数字时钟

目录一、设计要求二、模块总和三、模块设计1.顶层模块2.秒分频模块3.秒计数模块4.分钟分频模块5.分钟计数模块6.小时分频模块7.小时计数模块8.数据分配数码管模块9.数码管显示模块10.管脚约束代码四
夏澄啊·2024-01-01 02:07

5—基于FPGA(ZYNQ-Z2)的多功能小车—软件设计—蓝牙串口

目录1.蓝牙模块介绍2.UART介绍3.Verilog代码：3.1Uart_RX模块：3.2分频模块：3.3Uart驱动模块3.4Uart控制模块4.总览1.蓝牙模块介绍我使用的是JDY-31蓝牙模块，
贡橙小白鼠·2024-01-01 02:33

Verilog设计交通信号灯

目录一、设计要求二、模块总和三、模块设计1.顶层模块2.分频模块3.计数模块4.状态机模块5.倒计时模块6.数码显示模块7.约束代码四、引脚分配五、板上测试总结一、设计要求1.利用NEXYS4DDR开发板设计一款交通灯控制系统
夏澄啊·2024-01-01 02:32

郑爽曝曾因太瘦被排挤，其实她的内心一直都很孤独

与张恒在一起后，爽妹子似乎变了很多，笑容多了想法多了，就连上的综艺节目也变得十分频繁，甚至在节目曝自己想生三个孩子，让人大跌眼镜！看来爽妹子已经与张恒有结婚生子的念头了。
娱小北·2023-12-31 13:04

STM32——通用计时器

CK_INT)2）外部时钟模式1：外部输入引脚(TIx)，x=1，2（即只能来自于通道1或者通道2）3）外部时钟模式2：外部触发输入(ETR)4）内部触发输入(ITRx)：使用一个定时器作为另一定时器的预分频器
m0_libinc++·2023-12-31 07:20

F429-外设之定时器（基本定时器）

个通用定时器2个基本定时器计数器分辨率：计数最大值2^16/32基本定时器计数器16位，只能向上计数只有TIM6TIM7没有外部GPIO，是内部资源，只能用来定时时钟来自PCLK1可以实现1~65535分频定时时间计算
Stone_Xin_H_T·2023-12-30 10:14

STM32F334timer6-7

STM32F334timer6-7概况预分频器描述计数模式时钟概况基本计时器（TIM6/TIM7）功能包括：•16位自动重新加载递增计数器•16位可编程预分频器，用于将计数器时钟频率除以1和65535之间的任何因子
樊i·2023-12-30 03:46

stm32f334timer15-17

stm32f334timer15-17介绍TIM15主要功能TIM16-17主要功能TIM15/TIM16/TIM17功能描述时基单位预分频器描述计数器模式递增计数模式重复计数器时钟选择捕获/比较频道输入捕获模式
樊i·2023-12-30 03:46

stm32f103系统滴答定时器

简介SysTick定时器,是一个24位的定时器,只能向下计数(n->0).从RELOAD寄存器中自动重装载定时初值.24位可以粗略约等于16M个数字.寄存器库函数配置系统定时器中断选择8分频还是系统时钟源
ALZSM小伟·2023-12-30 00:24

前端MVC设计模式VSM,V,VM设计模式

指数据模型对应的是从服务器获取到数据的部分代码.View:视图,指页面部分代码Controller:控制器,把数据模型的内容展示到页面中的过程称为控制器部分前端MVC设计模式的弊端:需要在Controller部分频繁进行
谢迅·2023-12-29 14:15

小梅哥Xilinx FPGA学习笔记18——专用时钟电路 PLL与时钟向导 IP

目录一：IP核简介（具体可参考野火FPGA文档）二：章节导读三：PLL电路原理3.1PLL基本实现框图3.2PLL倍频实现3.3PLL分频实现四:基于PLL的多时钟LED驱动设计4.1配置ClockingWizard
都教授_·2023-12-29 13:05

stm32学习笔记：TIM-定时中断和外部时钟

定时器四部分讲解内容，本文是第一部分TIM简介基本定时器时基单元：预分频器、计数器、自动重装载寄存器预分频器之前，连接的就是基准计数时钟的输入，由于基本定时器只能选择内部时钟，所以可以认为这根线直接到输入端这里
zyc0705·2023-12-28 23:23

【理论】STM32定时器时间计算公式 +【实践】TIM中断1s计时一次

的详细知识点见我的博文：11.TIM定时中断-CSDN博客STM32定时器时间计算公式公式解释：ARR（TIM_Period）：自动重装载值，是定时器溢出前的计数值PSC（TIM_Prescaler）：预分频值
阿齐Archie·2023-12-28 20:39

STM32 基础知识（探索者开发板）--93讲 PWM

预分频器相当于一个计数器，2分频就是接收2个脉冲传递一个脉冲，3分频就是接收3个脉冲传递一个脉冲，最高65535分频，那么总计时间能达到65535*65535*1/72MHZ约59秒，没有分频器只能计数最高
娶不到胡一菲的汪大东·2023-12-28 17:46

STM32 基础知识（探索者开发板）--103讲 通用定时器

定时器溢出时间计算方法:Tout=((arr+1)*(psc+1))/Ftusarr:自动重装载值psc:时钟预分频数定时器相关实验通用步骤1.定时器初始化a.定义结构体句柄b.设基地址c.设分频系数d
娶不到胡一菲的汪大东·2023-12-28 17:32

STM32独立看门狗

窗口看门狗由从APB1时钟分频后得到的时
听书人999·2023-12-28 03:37

「Verilog学习笔记」状态机与时钟分频

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网状态机写法`timescale1ns/1nsmodulehuawei7(inputwireclk,inputwirerst,outputregclk_out);//*************code***********//parameterS0=0,S1=1,S2=2,S3=3;reg[2:0]state
KS〔学IC版〕·2023-12-27 18:29

实验八 基于FPGA的分频器的设计

基本任务一：设计一个分频器，输入信号50MHZ,输出信号频率分别为1KHZ，500HZ，1HZ。m100：扩展任务二：控制蜂鸣器发出滴滴滴的声音
22的卡卡·2023-12-27 01:44

嵌入式学习笔记19.12.11

时钟系统RCC（resetclockcontrol）总线AMBAAHB高速+APB外设I总线D总线（数据）S总线（系统）内部晶振RC震荡时钟树：1.时钟源外部晶振（25MHZ）内部倍频/分频2.PLL锁相环解决倍频
Mo1035·2023-12-26 15:05

FPGA分频电路设计(2)

实验要求：采用4个开关以二进制形式设定分频系数（0-10），实现对已知信号的分频。
非洲蜗牛·2023-12-26 09:09

电机控制——底软需求

配置一路PWM作为基准，六路PWM都引用该基准：同一相的两路PWM极性相异：使用GTM中的TOM通道触发PWM，GTM模块的主时钟为100M，PWM所引用的TOM通道时钟分频系数为1，即该通道的时钟也为
olddddd·2023-12-25 09:07

【STM32】STM32学习笔记-TIM定时中断(13)

00.目录文章目录00.目录01.TIM简介02.定时器类型03.基本定时器04.通用定时器05.高级定时器06.定时中断基本结构07.预分频器时序08.计数器时序09.计数器无预装时序10.计数器有预装时序
Print World·2023-12-25 00:43

外贸英语合同中频繁使用的特殊用语

外贸英语中有一些使用十分频繁的词汇很容易被误译，原因是商务英语中相同的单词在不同情况下具有不同的含义。下面和小编一起看一下商务英语合同中频繁使用的特殊用语吧！
春喜外语·2023-12-24 17:17

语音信号加密算法MATLAB仿真

加密算法采用了一种称为分频混淆的技术。该算法将语音信号分成多个频带，并对每个频带进行加密处理。以下是算法的详细步骤：读取语音信号：首先，我们需要读取待加密的语音信号。假设语音信号已保存在一个.wav
悠悠烟雨·2023-12-24 16:32

现在天猫积分怎么兑换优惠券？天猫积分如何兑换红包

办法二：能够在“天猫会员积分频道”和“会员中心”兑换天猫购物券。1、翻开【天
万弧导师·2023-12-23 14:33

FPGA——XILINX原语（1）

BUFH（3）BUFR（4）BUFIO（5）使用场景2.IO端口组件（1）IDDR（2）ODDR（3）IDELAY1.时钟组件时钟结构（1）BUFG输入输出（2）BUFH输入输出（3）BUFR可以进行分频
云影点灯大师·2023-12-23 12:10

赵小楼《天道》《遥远的救世主》解读（123）价格战的目的：是分一杯羹，不是吃肉

赵小楼粉丝私聊截图芮小丹和丁元英从耶路撒冷回来后，叶晓明代表格律诗音响公司想向乐圣订购旗舰套件，只要喇叭和分频器，不要接线柱、接线盒和阻尼板，每月要100套，合同期
赵小楼天道解读·2023-12-22 17:05

stm32f407 定时器 用的APB1 APB2 及 定时器频率

2）通用定时器timer2~timer5，通用定时器timer12~timer14以及基本定时器timer6,timer7的时钟来源是APB1总线从STM32F4的内部时钟树可知，当APB1和APB2分频数为
攻城狮之路人甲·2023-12-22 17:57

EDA实验-----直流电机驱动设计（Quartus II ）

目录一、实验目的二、实验仪器设备三、实验的重点和难点四、实验原理五、实验步骤六、实验报告七、实验过程1.分频器代码2.方向选择器3.直流电动机工作原理4.电路连接图5.文件烧录一、实验目的了解直流电机控制的工作原理和实现的方法
Gretel Tade·2023-12-22 02:04

esp32s3使用多串口

UART控制器具有如下特性：支持三个可预分频的时钟源可
冰糖小新新·2023-12-21 21:45

TIM定时中断

1.内部时钟的中断利用内部RCC时钟72Mhz的主频，经过时基单元的配置，来获得定时中断时间=72MHz/（预分频值+1）/（重装载值+1）PS：1MHz=10^6Hz例如：要设置一秒产生一个中断，则1s
Young member·2023-12-21 13:31

蓝桥杯嵌入式——PWM输出

80000000/8000/100=100HZ80000000/4000/100=200HZ设置PWM模式，分频系数，重装载值，占空比，以PA6为例如下：PA7同理main.c打开PWM输出：HAL_TIM_PWM_Start
Wolves_YY·2023-12-21 12:30

6TIM定时器

STM32定时器拥有16位计数器，预分频器，自动重装寄存器
vv啊vv·2023-12-19 22:04

【STM32独立看门狗(IWDG) 】

1.简介2.主要功能3.独立看门狗如何工作4.寄存器写保护5.看门狗看门时间二、使用步骤1.开启时钟2.初始化看门狗2.1打开保护IWDG_KR写入0x55552.2预分频系数IWDG_RR写入2.3计数值
Winner1300·2023-12-19 22:04

DSP捕获输入简单笔记

输入引脚输入一个脉冲，捕获1开始极性捕获，捕获的是从启动捕获功能开始计数，捕获的是当前的计数值；例如一个脉冲，捕获1捕获上升沿，捕获2捕获下降沿；而两个捕获计数值的差就是高电平的计数值；计数值，又涉及到时钟，分频等
我的老子姓彭·2023-12-18 21:35

西南科技大学数字电子技术实验六（智力竞赛抢答器的设计及FPGA实现）FPGA部分

一、实验目的进一步掌握D触发器，分频电路，多谐振荡电器，CP时钟脉冲元等单元电路的设计。
Myon⁶·2023-12-17 17:33

基于FPGA的数字时钟设计与实现（含源码）

本篇博客将详细介绍如何利用FPGA实现一个简单的数字时钟，涉及到分频器、数码管驱动、时分秒计数、三八译码器和扫描数码管等模块。
Tony小周·2023-12-17 16:34

STM32_HAL库—IWDG看门狗

一、CubeMX设置1、晶振配置（72M）2、数据配置超时时间Tout=prv/LSI*rlv(s)其中prv是预分频器寄存器的值，rlv是重装载寄存器的值，而LSI值默认是40kHz，如下所示。
qq_755682240·2023-12-16 18:38

DSP定时器0笔记

首先了解开发板TMS320f28335是150Mhz的频率定时器结构图和概要定时器0对应的中断是TINT0大概是这样，时钟sysclkout进入和TCR控制时钟进入，经过标定计数器（stm32的预分频）
我的老子姓彭·2023-12-16 05:42

RTC外设

20位分频器：适应不同输入时钟。RTC结构RTC_CNT：计数器（3
my_王老汉·2023-12-16 02:09

STM32的基本定时器注意点

基本定时器的框图预分频器寄存器(TIMx_PSC)可以在运行过程中修改它的数值，新的预分频数值将在下一个更新事件时起作用。
文析·2023-12-15 16:53

【FPGA/verilog -入门学习12】Verilog可配置的PWM设计，参数传递的3种方式

inputi_clk,//clk=50Mhzinputi_rst_n,inputi_en,outputrego_vld,//有效信号outputrego_pwm3,定义计数寄存器reg[7:0]cnt;用于计数，0~分频最大值
王者时代·2023-12-15 12:33

lv11 嵌入式开发 PWM 18

目录1PWM简介1.1蜂鸣器工作原理1.2GPIO控制1.3PWM控制2Exynos4412下的PWM控制器2.1总览2.2设置步骤2.3功能框图2.4特征3寄存器介绍3.1总览3.2TCFG0一级分频寄存器
4IOT·2023-12-14 21:51
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他