ALTERA

01 初识FPGA

1.1两大巨头Xilinx(赛灵思)Altera（阿尔特拉），被英特尔收购。我国：紫光同创，京微雅格二.FPGA的技术优势速度快每个逻辑单元在执行的时候就已经决定了。
おもいね·2023-10-11 09:49

PLL/DLL/DCM

一般在altera公司的产品上出现PLL的多，而xilinux公司的产品则更多的是DLL，开始本人也以为是两个公司的不同说法而已，后来在论坛上见到有人在问两者的不同，细看下，原来真是两个不一样的家伙。
bangbang170·2023-10-10 04:43

DLL and PLL

一般在altera公司的产品上出现PLL的多，而xilinux公司的产品则更多的是DLL，开始本人也以为是两个公司的不同说法而已，后来在论坛上见到有人在问两者的不同，细看下，原来真是两个不一样的家伙
DD_Rate·2023-10-10 04:59

altera FPGA 程序固化命令

alteraFPGA程序固化命令一、命令解析1）sof文件转为flash文件的命令：qsys_sdram.sof为sof文件名称，hwimage.flash为生成的flash名称，针对不同的工程只需要更改这两个地方就可以
@晓凡·2023-10-03 05:28

Quartus和ModelSim软件关联

Quartus和ModelSim软件关联QuartusII_18.1和ModelSim_10.5b软件的关联Altera自身在仿真领域做的并不是很好，所以Quartus软件兼容Mentor公司的ModelSim
佣兵之王@大青山·2023-10-02 01:24

SoC FPGA

5CSEBA5U19C8N，5CSEBA6U23I7主要区别：5CSEBA2U19I7N：工业级(-40℃~100℃)逻辑单元25K5CSEBA5U19C8N：商业级(0℃~85℃)逻辑单元82K硬核主频925MHzAltera
weixin_40723768·2023-09-30 10:51

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验

摘要：本次实验使用硬件描述语言VerilogHDL，针对以Altera公司的MAXII系列可编程器件EPM1270T144C5为核心芯片的可编程器件实验板设计实验简易电子演奏琴，其基本功能包括如下：（1
lgc0208·2023-09-28 01:52

m基于FPGA的BPSK调制解调通信系统verilog实现,包含testbench,不包含载波同步

算法仿真效果2.算法涉及理论知识概要3.Verilog核心程序4.完整算法代码文件1.算法仿真效果本系统进行了两个平台的开发，分别是：Vivado2019.2Quartusii18.0+ModelSim-Altera6.6dStarterEdition
我爱C编程·2023-09-28 01:51

m基于FPGA的FOC控制器verilog实现,包括CLARK,PARK,PID及SVPWM,含testbench

目录1.算法仿真效果2.算法涉及理论知识概要3.MATLAB核心程序4.完整算法代码文件1.算法仿真效果QuartusII12.1(64-Bit)ModelSim-Altera6.6dStarterEdition
我爱C编程·2023-09-28 01:51

MySQL学习笔记17

Table6.2PermissiblePrivilegesforGRANTandREVOKEPrivilegeGrantTableColumnContextALL[PRIVILEGES]Synonymfor“allprivileges”ServeradministrationALTERAlter_privTablesALTERROUTINEAlter_rou
CCH2023·2023-09-27 10:36

关于quartus primer pin planner 分配管脚会出现不知名管脚的情况

在分配管脚的时候会出现altera_reserved_tck,altera_reserved_tdi,altera_reserved_tdo,altera_reserved_tms这些管脚如下图。
月月wp·2023-09-25 09:52

FPGA时序约束（五）衍生时钟约束与I/O接口约束

系列文章目录FPGA时序约束（一）基本概念入门及简单语法FPGA时序约束（二）利用Quartus18对Altera进行时序约束FPGA时序约束（三）时序约束基本路径的深入分析FPGA时序约束（四）主时钟
贾saisai·2023-09-21 06:19

vivado2019.1安装

Xilinx采用的是ISE和vivado；Altera采用的是quartusII。
静一下1·2023-09-20 10:19

Altera&Xilinx公司FPGA简介

Intel/Altera公司Intel/Altera系列FPGA简介-知乎(zhihu.com)AlteraFPGA提供了多种可配置嵌入式SRAM、高速收发器、高速I/O、逻辑模块以及布线。
Nosery·2023-09-18 07:51

CPU设计与实现(8位）

软件：QuartusIIAltera公司的综合性CPLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式
Lor :)·2023-09-16 18:18

FPAG入门（零）FPGA结构，厂商，设计流程

目录1.PLD的发展历程2.半导体存储器的分类3.PLD的分类4.FPGA厂商5.FPGA的结构5.1AlteraCycloneIV为例5.2XilinxXC4000为例6.设计流程和工具6.1设计流程
吾日叁問·2023-09-16 17:35

Quartus Ⅱ中遇到的问题

FailedtolaunchMegaWizardPlug-InManager.PLLIntelFPGAIPv18.1couldnotbefoundinthespecifiedlibrarypaths.原因：编译后无法再打开IP核查看了，因为为Inter收购Altera
STATEABC·2023-09-15 15:01

Altera FPGA上运行8051

0.环境-Quartus13-EP4CE6E22开发板-keilc51-ag10kl144h（本工程兼容AGM）下载8051源码：https://www.oreganosystems.at/products/ip-cores/8051-ip-core1.CreateProjectFile-->NewProjectWizard位置：E:\Workspaces\Quartus\EP4CE6_Core\
qq_27158179·2023-09-14 05:40

SDRAM调试经验（1）--Quartus Error (176310): Can‘t place multiple pins assigned to pin location Pin_F16

解决办法，先把上图红圈的下拉菜单点开，如下：可以看到管脚F16连接到了sdram_cke和ALTERA_nCEO。sdram_cke是SDRAM芯片的时钟使能脚，可ALTERA_nCEO是个啥？？？
孤独的单刀·2023-09-11 02:58

记录征战Mini开发板从无到有（一）

前言我们店铺的开发板目前主要有Altera,Xilinx以及国产安路，高云。
Moon_3181961725·2023-09-10 07:39

AlertDialog radiobutton 自定义主题

[]{"camera0","camera1"};AlertDialog.BuilderalertBuilder=newAlertDialog.Builder(getContext(),R.style.alterAialogCustom
念念不忘_2016·2023-09-09 07:31

芯片公司名称

根据提供的网址，以下是这些公司的中文名字：Active-Semi：活动半导体Altera：阿尔特拉AMD：超威半导体Anlogic：安联逻辑Atmel：爱特梅尔AutoChips：芯源微电子BYD：比亚迪
阿格在努力·2023-09-07 13:11

FPGA热设计

ALTERA的FPGA分为商用级(commercial)和工业级(induatrial)两种，商用级的芯片可以正常工作的结温范围为0~85摄氏度，而工业级芯片的范围是-40~100摄氏度。
ALIFPGA·2023-09-07 07:14

Vivado远程编译并下载程序到本地xilinx开发板

Vivado远程编译并下载程序到本地xilinx开发板关键词：vivado  远程烧写  frp  FPGA  xilinx  云服务器需求分析：  项目需要，最近需要把FPGA程序从altera移植到
大功率灯泡·2023-09-07 07:10

【FPGA】通俗理解从VGA显示到HDMI显示

注：大部分参考内容来自“征途Pro《FPGAVerilog开发实战指南——基于AlteraEP4CE10》2021.7.10（上）”贴个下载地址：野火FPGA-Altera-EP4CE10征途开发板_核心板
GGGLF·2023-09-07 07:38

java实现文件监听--创建、修改、删除

packagecn.xd.dcol.railway.business.receiveData;importlombok.SneakyThrows;importlombok.extern.slf4j.Slf4j;importorg.apache.commons.io.monitor.FileAlterationListenerAdaptor
coloful_world·2023-09-06 20:55

再创佳绩 | 求臻医学顺利通过2023年CNVST-A室间质评

CAP官方预测结果杭州求臻检测结果拷贝数变异（CopyNumberAlterations，简称CNV）是指细胞的染色体上某一段DNA序列的复制数目发生
求小臻·2023-09-03 00:05

理解FPGA中的亚稳态

本文来源于Altera公司的白皮书《UnderstandingMetastabilityinFPGAs》二、概述本白皮书描述了fpga中的亚稳态，它发生的原
apple_ttt·2023-09-01 22:40

#systemverilog# 之 event region 和 timeslot 仿真调度（六）疑惑寄存器采样吗

我还记得自己当时第一次写代码，参考的是一款Altera芯片，结合Quartus开发软件，在上面练习代码，然后综合等等。
那么菜·2023-08-30 10:54

XC7Z030-1FBG484I介绍

产品：XC7Z030-1FBG484I品牌:XILINX型号:XC2VP7-6FG456I电源电压:原厂标准电压频率:原厂标准频率用途:军工功率:原厂标准功率特色服务:XILINX，ALTERA优质供应商了解更多请点击
QUEQUE123·2023-08-23 02:47

signaltap内置逻辑分析仪使用记录

0.SignalTapII逻辑分析仪SignalTapII（STP）逻辑分析仪是Altera提供的FPGA内置的逻辑分析仪，可以监控一定范围内的FPGA内部信号。
月见樽·2023-08-18 11:49

什么也阻碍不了两个高中生开发游戏的决心

2016年，他们正式开启了独立游戏《AlterArmy》的开发计划，当时Pancholi与Bansal才14岁。他们每天除了花时间通勤与上学，下课还得抽时间开发游戏。
爱游联和·2023-08-17 18:49

肿瘤驱动基因和显著突变基因识别的生信方法进展

概括：Cancerisoftendrivenbytheaccumulationofgeneticalterations,includingsinglenucleotidevariants,smallinsertionsordeletions
evolisgreat·2023-08-13 18:12

字段修改表关系回顾

昨日回顾1.字段修改altermodifyalterchangealteradd''|first|afteralterdrop2.表关系一对一：外键存在两边都可以一对多：外键存在多的一方多对多：外键必须存在第三张关系表外键
diaolao1958·2023-08-12 23:44

Verilog代码与VScode编辑器联合检测语法

Extension中搜索Verilog，安装如下图所示的插件；2.Modelsim语法检查器集成Modelsim的安装破解本文不再赘述，可选的Modelsim有与QuartusII集成的ModelsimAltera
shabby爱学习·2023-08-10 08:48

基于FPGA等精度的实时测量频率和占空比

B、Em设置为1Mhz，占空比为46%的信号的占空比2、数据处理模块3、总体仿真七、实测展示八、说明一、要求：利用Altera公司的FPGA开发软件Quartus13.1采用混合设计实现方波信号频率和占空
猪突猛进进进·2023-08-09 22:24

MySQL JSON数据类型

对象和JSON数组两种类型，JSON类型是从MySQL5.7版本开始支持的功能（强烈建议MySQL8下使用JSON，性能更佳），MySQL中使用JSON有以下好处：无须预定义字段：字段可以无限拓展，避免了ALTERADDCOLUMN
故事的小黄花PJ·2023-08-09 17:25

openGauss学习笔记-07 openGauss 语法

文章目录openGauss学习笔记-07openGauss语法7.1帮助7.2SQL语句格式7.3SQL语法ABORTALTERAUDITPOLICYALTERDATASOURCEALTERDATABASEALTERDEFAULTPRIVILEGESALTERDIRECTORYALTEREXTENSIONALTERFOREIGNTABLEALTERFUNCTIONALTERGROUPALTERIN
superman超哥·2023-08-08 22:53

新冠时空分析——Global evidence of expressed sentiment alterations during the COVID-19 pandemic

Title:GlobalevidenceofexpressedsentimentalterationsduringtheCOVID-19pandemic新冠病毒大流行期间情绪表达变化的全球证据Abstract
无知的研究生·2023-08-08 08:35

为什么有些人暴露于新冠病毒却不会感染?

她就职于墨尔本的沃尔特和伊丽莎·霍尔研究所（WalterandElizaHallInstitute，WEHI）
学着放下·2023-08-04 23:28

Verilog 实现流水灯

3.2、框架设计3.3、功能模块划分3.4、时序信号图3.5、代码实现3.6、测试文件3.7、上板验证4、总结1、实验平台软件：PC、QuartusPrime18.1、Modelsim10.5b硬件：AlteraFPGA
青柠Miya·2023-08-04 16:46

SOC FPGA之流水灯设计

一、DS-5简介AlteraSocEDS开发套件的核心是Altera版ARMDevelopmentStudio5(DS-5)工具包，为SoC器件提供了完整的嵌入式开发环境、FPGA自适应调试和对Altera
STATEABC·2023-08-03 13:54

FIFO读写

IP配置接口类型Native读模式，FirstWordFallThrough，类似于altera的show-ahead模式，如果使用标准模式，在没有写入时，总线上的数据应该是默认值，使用该模式时，在为进行读操作时
FPGA Learner·2023-08-03 07:26

RAM的多种例化和初始化方法

RAM的例化RAM的初始化IPCatalog例化的RAM的初始化自定义数组和XPMRAM的初始化初始化数据的可读性本文所述的内容均以使用Xilinx器件为前提，不需要进行修改，或者做出少量修改就可以在Altera
小苍蝇别闹·2023-08-02 20:01

mysql 自增、计算字段、三范式

去除左右两边的空格SELECTCONCAT(TRIM(name),id)asinfoFROMstudents;查看表的信息showcreatetable表名;showcreatetable表名\G;修改表的自增起始值ALTERATBLE
2simple·2023-08-02 04:02

Qsys介绍

、简化了系统的设计流程2、Qsys涉及的技术二、Qsys真身1、一种系统集成工具2、何为NiosII1、内核架构2、NiosII选型三、Qsys设计涉及到的软件&工具四、总结五、参考资料前言Qsys是Altera
混子王江江·2023-07-31 07:45

Win10 安装 altera usb blaster for FPGA

https://www.intel.com/content/www/us/en/support/programmable/support-resources/download/dri-usb-blaster-vista.htmlWin7DriverInstallationforIntelFPGAUSB-BlasterPlugtheUSB-BlasterdownloadcableintoyourPC
Eloudy·2023-07-28 15:33

FPGA工程中eclipse软件常见的错误

错误一：Unresolvedinclusion:"altera_avalon_uart_regs.h"Unresolvedinclusion:"system.h"DescriptionResourcePathLocationTypeType'alt_u8
@晓凡·2023-07-25 02:45

罗辑思维第643期 为什么路越多交通越堵

Wikipedia的英文解释Braess'sparadox(oftencitedasbraess'paradox)isaproposedexplanationforthesituationwhereanalterationtoaroadnetworktoimprovetrafficflowactually
优秀如我不容反驳·2023-07-23 12:07

Quartus-II 三种方式进行D触发器仿真

安装教程三、D触发器3.1结构3.2工作原理3.3功能表四、D触发器原理图并仿真五、调用D触发器仿真六、verilog实现D触发器七、总结八、参考一、Quartus-II1.1介绍QuartusII是Altera
伊始不觉·2023-07-19 16:12
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他