E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
CPLD
什么是FPGA ?
Field-ProgrammableGateArray),即现场可编程门阵列,它是在PAL、GAL、
CPLD
等可编程器件的基础上进一步发展的产物。
真正的能量来自内心
·
2020-08-22 23:07
RTL行为级仿真、综合后门级功能仿真和时序仿真
这种仿真轮廓的模型不仅适合FPGA/
CPLD
设计,同样适合IC设计。...一、RTL行为级仿真在大部分设计中执行的第一个仿真将是RTL行为级仿真。
weixin_34216196
·
2020-08-22 23:34
什么是FPGA和它的发展历史
FPGA是什么FPGA(Field-ProgrammableGateArray),即现场可编程门阵列,它是在PAL、GAL、
CPLD
等可编程器件的基础上进一步发展的产物。
xiangke975
·
2020-08-22 22:40
计算机科学
嵌入式
关于Verilog中module端口类型记录
最近在学习
CPLD
/FPAG,在使用module时,发现端口类型经常会把类型搞错,后查资料发现:我的理解如下:1.在定义module时,输入类型只能为net,而输出类型可以使net或register。
睿洋的老爸
·
2020-08-22 22:52
CPLD/FPGA
Verilog
module端口类型
从赛灵思Kintex-7认识FPGA
从赛灵思Kintex-7认识FPGAxilinxFPGA简介FPGA(Field-ProgrammableGateArray),即现场可编程门阵列,它是在PAL、GAL、
CPLD
等可编程器件的基础上进一步发展的产物
微信公众号:FPGA开源工作室
·
2020-08-22 21:25
FPGA
RTL行为级仿真(功能仿真)、综合后门级功能仿真(前仿真)和时序仿真(后仿真)的区别
这种仿真轮廓的模型不仅适合FPGA/
CPLD
设计,同样适合IC设计。一、RTL行为级仿真在大部分设计中执行的第一个仿真将是RTL行为级仿真。
隋边边
·
2020-08-22 21:58
FPGA
FPGA面试题
环形振荡器流水线不可综合verilog指令网表仿真MAX7000是
CPLD
器件,MAX10即是
CPLD
也是FPGAfpga和
cpld
的比较linux中shll的$符号读取命令行参数FFT一个cycle只能完成
成电少女的梦
·
2020-08-22 10:12
使用SPI接口来传输视频数据。
现在有成熟的技术,单片机通过localbus连接
CPLD
,CPDL挂载一片SRAM,并驱动TFT显示,这个方案不错,就是需要线连接线太多,能不能单片机与
CPLD
之间使用SPI来作通信接口,这样应用应该更广泛一些
wandersky0822
·
2020-08-22 09:09
啥是testbench
你买了个黑古隆冬的东西,有几个引脚.人家说那叫芯片,是USB转UART芯片.你可以往FPGA/
CPLD
里写程序,让他跟那个转换芯片一样的逻辑去工作,这里的程序就是你所谓的VHDL程序.可写好了,谁知道是是正宗是水货还是山寨啊
iYUNDI
·
2020-08-22 05:54
VHDL
vhdl
testbench
初识FPGA及三个简单仿真实验报告
一、初识FPGA1.基本概念:1.1FPGA与ASIC不同,ASIC是定制IC,内部功能固话,FPGA是可编程器件;FPGA具有可重配置性、适用于小型项目,ASIC适用于大型项目1.2FPGA与
CPLD
CHu_anZi
·
2020-08-21 22:15
FPGA基础题
2、
CPLD
和FPGA的主要区别答:1.结构上的不同2.集成度不同
CPLD
:500---50000门FPGA:1K----10M门3.应用范围不同
CPLD
逻辑能力强而寄存器少(1K左右),适用于控制密集型系统
dingyi1774
·
2020-08-21 08:42
数字电子钟设计制作——数字逻辑课程设计 Verilog HDL
CPLD
目的:1.进一步掌握数字电子技术的理论知识,培养工程设计能力和综合分析问题、解决问题的能力;2.基本掌握常用电子电路的一般设计方法,提高电子电路的设计和实验能力;3.掌握复杂可编程逻辑器件
CPLD
的原理及使用方法
diefun
·
2020-08-20 23:01
数字逻辑
数字逻辑
verilog
cpld
数字时钟
CPLD
EPM240ns脉冲信号计数通过SPI发送到STM32
之前没有接触
CPLD
,verilog语法不熟悉,所以顶层使用硬件思维连线。实现功能。
农村老大爷
·
2020-08-20 13:45
单片机
stm32
fpga
verilog
MOSFET管开关电路基本知识总结
般来讲,三极管是电流驱动的,MOSFET是电压驱动的,因为我是用
CPLD
来驱动这个开关,所以选择了用MOSFET做,这样也可以节省系统功耗吧,在做开关管时有一个必须注意的事项就是输入和输入两端间的管压降问题
xueleilei123
·
2020-08-20 09:46
模拟电子
电子信息工程专业的发展方向(读此明志)
从事单片机(8位的8051系列、32位的ARM系列等等)、FPGA(
CPLD
)、数字逻辑电路、微机接口(串口、并口、USB、PCI)的开发,更高的要求会写驱动程序、会写底层应用程序。
xiayufeng520
·
2020-08-20 05:23
电子类专业准备怎样出来混
从事单片机(8位的8051系列、32位的ARM系列等等)、FPGA(
CPLD
)、数字逻辑电路、微机接口(串口、并口、USB、PCI)的开发,更高的要求会写驱动程序、会写底层应用程序。
wfziyou
·
2020-08-20 05:51
观点
电子信息工程专业的方向
从事单片机(8位的8051系列、32位的ARM系列等等)、FPGA(
CPLD
)、数字逻辑电路、微机接口(串口、并口、USB、PCI)的开发,更高的要求会写驱动程序、会写底层应用程序。
史蒂芬森steven
·
2020-08-20 04:15
FPGA芯片结构
第2节FPGA芯片结构1.2.1FPGA工作原理与简介如前所述,FPGA是在PAL、GAL、EPLD、
CPLD
等可编程器件的基础上进一步发展的产物。
TIC_YX
·
2020-08-19 23:10
FPGA
技术人生之九:什么样的技术可以赚到钱
做了这么多年的嵌入式软硬件开发,用过的平台很多,细数了一下,自己都吓了一跳,51单片机、AVRMega128、EMC单片机、
CPLD
/FPGA、DSP(LF2407)、S3C2410、44B0、STM32
乡村彩虹
·
2020-08-19 09:32
技术人生
《深入浅出玩转FPGA》笔记1~3
文章目录1初识FPGA1.1FPGA与ASIC1.2FPGA与
CPLD
1.3Altera与Xilinx1.4Verilog与VHDL1.5FPGA基本结构2应用领域2.1片上系统3开发流程该部分是书的第一部分
吉大秦少游
·
2020-08-19 06:13
硬件逻辑与硬件描述
FPGA与
CPLD
的区别
系统的比较,与大家共享:[52RD.com]尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点:[52RD.com]①CPLD更适合完成各种算法和组合逻辑,FPGA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。[52RD.com]②CPLD的连续式布线结构决定了它的时
yftangerine
·
2020-08-18 18:21
学无止境
编程
存储
算法
工作
FPGA 亚稳态 双锁存器法
当今的数字电路都是围绕FPGA/
CPLD
来设计的,首选的方案时采用同步时序电路,也称作单时钟系统设计,电路中所有触发器的时钟输入共享同一个时钟,每个触发器的状态变化都是时钟的上升沿(下降沿)完成的,与时钟脉冲信号同步
破风浪挂云帆
·
2020-08-18 15:25
FPGA
CPLD
/FPGA驱动MIPI屏
1、硬件电路连接2、mipi控制器设计2.1屏初始化屏初始化数据配置,数据打包。包含ECC生成器,CRC生成器。长包举例:assigndcs_data[37]=8'h39;----DIassigndcs_data[38]=8'h05;----WCLOWassigndcs_data[39]=8'h00;----WCHIGHassigndcs_data[40]=8'h36;----ECCassignd
anhuihbo
·
2020-08-18 14:28
FPGA
FPGA的工艺与原理
CPLD
是可以等价于GAL的阵列,编程的数学模型是基于多项式的乘用与门电路实现,而多项式的加用或门电路实现。那么我们FPGA的编程机理是什么呢?它为什么能够实现我们任意的函数表达式呢?
ayang1986
·
2020-08-17 21:49
FPGA
在MAX10上使用DDR3 IP的一个关于DQS/DQSn pin的错误解决办法
MAX10是IntelFPGA的
CPLD
中的一个特殊的芯片,因为它内部有
CPLD
的Flash结构,也有FPGA的Ram结构。具体的可以参考MAX10Handbook文档。
weixin_30809333
·
2020-08-17 16:32
FPGA数字系统设计(1)——初识FPGA
一、FPGA(FildProgrammableGateArray),即现场可编程门阵列,它的基础是PAL,GAL,
CPLD
可编程器件的基础上进一步发展的产物。
奋斗的蜗牛543464
·
2020-08-17 13:33
FPGA
FPGA设计思想与技巧之串并转换和流水线操作
本系列讨论的四种常用FPGA/
CPLD
设计思想与技巧:乒乓操作、串并转换、流水线操作、数据接口同步化,都是FPGA/
CPLD
逻辑设计的内在规律的体现,合理地采用这些设计思想能在FPGA/
CPLD
设计工作种取得事半功倍的效果
weixin_33705053
·
2020-08-16 21:04
xilinx时序约束
通常的做法是设计编写约束文件并导入到综合实现工具,在进行FPGA/
CPLD
的综合、实现过程中指导逻辑的映射和布局布线。下面主要总结一下XilinxFPGA时序约束设计和分析。
tianhen791
·
2020-08-16 21:10
FPGA
基于
CPLD
的数字钟设计(二)
把代码改了一下,编译通过了,接下来得做仿真,除错了。呵呵,新手,自己鼓励一下自己!/*+FHDR--------------------------------------------------------filename:clock.vAuthor:Clarke.LeeE-mail:clarke.lee@163.com--------------------------------------
springone
·
2020-08-16 20:37
IC/FPGA
output
input
include
module
file
基于
CPLD
的数字钟设计(一)
设计要求如下:基于
CPLD
的数字钟设计设计任务:1、设计一个具有时、分、秒计时,6位数字显示的时钟电路;2、具有快速校时功能;3、具有整点音响自动报时;4、以时钟电路为基础,设计如下表所示的作息时间自动打铃器
springone
·
2020-08-16 20:37
IC/FPGA
output
include
module
file
input
function
用
CPLD
实现单片机读写模块
用
CPLD
实现单片机读写模块摘要:介绍实现单片机与Xilinx公司XC9500系列可编程逻辑器件的读写逻辑功能模块的接口设计,以及Xilinx公司的XC9500系列可编程逻辑器件的开发流程。
davidwang_2004
·
2020-08-16 19:34
编程
嵌入式
input
解密
加密
扩展
用Verilog代码实现一个简易的I2C从机接口
I2C总线用于连接多个芯片,特别是在FPGA/
CPLD
中使用更是非常简便。
止涯丶
·
2020-08-16 18:26
通信接口
FPGA的I2C程序
适用场合:这个状态中只涉及时序逻辑电路,没有竞争风险,适合寄存器少的
CPLD
的实现。适合逻辑简单的应用场
mrzhuyuanheng
·
2020-08-16 17:05
FPGA
FPGA为什么能实现逻辑运算
目录1.
CPLD
如何实现逻辑运算2.FPGA如何实现逻辑运算3.理解FPGA开发流程中的综合(Synthesis)4.如何判断语句是否可以综合首先回答题目问题:FPGA的逻辑结果不是算出来的,是查出来的
Jakcia
·
2020-08-16 13:22
HDL
FPGA
原理
cpld
的verilog学习
以前浪费了太多机会了。以后就用这些来记录下自己到底学会了什么。用到了什么。做出了什么。verilog的整体结构模块的结构verilog的基本设计单元是“模块”(block)。包括(接口描述、逻辑功能描述)例子:moduleblock(a,b,c,d);inputa,b;outputc,d;assignc=a|b;【连续赋值:assign,问号表达式(?:)】assignd=a&b;endmodul
whm0077
·
2020-08-14 04:53
Verilog HDL初级入门
-缩写
CPLD
(complexprogrammablelogicdevice)复杂可编程逻辑器件FPGA(fieldprogrammablegatearray)现场可编程门阵列PLD(programmablelogicdevice
IC.SmallWhite
·
2020-08-14 03:15
语言类
DAC0832的悲剧故事
左边插一个
CPLD
,通过MSP430来控制,得到信号来输出需要的频率S1:选择波形S2:选择基频(16阶)S3:选择步进(1Hz,10Hz,100Hz,1
weixin_33747129
·
2020-08-14 01:45
其实我不是程序员
画画PCB,改改
CPLD
,自己还是想学点东西的,于是下了个keilC,练了几个小汇编。工作比较闲的情况下,硬件不好练手,自己设计出来的电路图,没可能公司帮你出钱制版。
push0529
·
2020-08-13 10:41
随便写写
Marvell 98DX3236系列交换机Uboot及内核文件烧写
1.开发环境开发板硬件相关(1)交换机开发板型号:RD-XC3-24G4XG-B(2)交换机CPU型号:98DX3236(3)交换机PHY芯片型号:88E1680开发板软件相关(1)
CPLD
(LC4032V
亮亮&媚媚
·
2020-08-11 13:45
Marvell
Xilinx FPGA的约束设计和时序分析总结 (转)
通常的做法是设计编写约束文件并导入到综合实现工具,在进行FPGA/
CPLD
的综合、实现过程中指导逻辑的映射和布局布线。下面主要总结一下XilinxFPGA时序约束设计和分析。
RobinXiangZhi
·
2020-08-11 11:07
FPGA
fpga
不可不知的PLD/
CPLD
/FPGA/ASIC
目前用
CPLD
(复杂可编程逻辑器件)和FPGA(现场可编程逻辑阵列)来进行ASIC设计是最为流行的方式之一,它们的共性是都具有用户现场可编程特性,都支持边界扫描技术,但两者在集成度、速度以及编程方式上具有各自的特点
技术与健康
·
2020-08-10 09:37
FPGA - 认识FPGA
FPGA,英文全拼:Field-ProgrammableGateArray现场可编程门阵列,它是在PAL、GAL、
CPLD
等可编程器件的基础上进一步发展的产物。
weixin_33713503
·
2020-08-09 00:03
数字设计FPGA应用学习笔记
医疗、工业、通信等领域,下面是两款实验板:FPGA基础及7系列FPGA基本原理FPGA概述FPGA(Field-ProgrammableGateArray),即现场可编程门阵列,它是在PAL、GAL、
CPLD
Hellowongwong
·
2020-08-08 23:30
TMS320F28335之外部接口与
CPLD
通信问题
系统原理我用
CPLD
采集AD数据,利用XINTF接口将数据传输到DSP,CCS观察DSP地址数据。系统框图如下所示。其中28335的XINTF采用16位数据总线连接。
hmf1235789
·
2020-08-08 16:05
DSP_28335
RTM-DSP项目总结
卡硬件组成主要组成单元C6415:DSPPEB383(上图中的PEX8112改为PEB383,由于后者具有NT功能):PCIE2PCIbridgePEF22554:FALCE1/T1framerLC4256V:
CPLD
2
weixin_34360651
·
2020-08-08 11:34
XILINX FPGA和
CPLD
引脚约束步骤
XILINXFPGA和
CPLD
管教约束1、XILINXCPLD引脚配置打开ISE,这个工程所用的芯片是CoolrunnerIICPLD系列的XC2C32A,找到floorplanIO-Pre-Synthesis
TianMa行空
·
2020-08-07 21:01
fpga/cpld
CPLD
/FPGA基础知识(三)——IO电平兼容
8.PLD/FPGAIO电平兼容原则lI/O单元:是芯片与外界电路的接口部分,需要完成不同电气特性下对输入/输出信号的驱动与匹配要求。lI/OBANK:FPGA的IO被划分为若干个bank,每个BANK都有VCCO和VREF。lIO标准:根据外部器件需求,选择IO标准。IO标准由VCCO或者/和VREF确定,通过软件配置。lVCCO:端口电压,电平标准,同一个VCCO下可兼容不同的IO标准。lVR
weixin_34074740
·
2020-08-07 20:20
FPGA中差分信号的定义和使用(一)
大多数的FPGA也都支持差分信号,甚至某些新型号的
CPLD
也开始支持差分信号了。那么在FPGA中如何正确定义和使用差分信号呢?
weixin_33843947
·
2020-08-07 20:13
xilinx 网站应用笔记 6 _
CPLD
Download
CPLDDownloadFilesThankyouforyourinterestinourdesigncodeXilinxprovidesasetofapplicationfilesforCPLDdesignsfreeofcharge.Thesefilesetscomewithoutanytechnicalsupportorwarranty.Thefollowingdesignfilesareav
weixin_30555515
·
2020-08-07 19:46
采用
CPLD
或者FPGA显示TFT液晶屏
一般带显示控制器的MCU价格比较高,且驱动较大显示分辨率的液晶屏需要的显存较大,所以很多人采用
CPLD
(FPGA)+SDRAM用来取代显示控制器,从而MCU的选择范围可以更大。
wbyjerry
·
2020-08-07 19:25
液晶显示驱动
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他