DDR3

openzynq开源项目

本人章鱼哥和一些小伙伴发起了openzynq项目openzynq采用zynq7010/7020bga400引脚4层电路板目前核心板已经接近完成，几乎已经测试后续开源ad工程，包括原理图和pcb文件核心板配置（1）16位ddr3
章鱼哥学电子·2022-12-06 15:50

【DDR3 控制器设计】（7）DDR3 的用户端口读写模块设计

写在前面本系列为DDR3控制器设计总结，此系列包含DDR3控制器相关设计：认识MIG、初始化、读写操作、FIFO接口等。
Linest-5·2022-12-06 07:43

IIC及DDR3读写控制学习

7月已经过了一半，这半个月就学了一点iic通信协议和DDR3的读写控制，学得实在太慢了。这也不能全怪我自己，实验室经常让干些没用的事，也没人指导，自然就慢了。
依旧是·2022-12-05 18:19

全系列智能RK3568开发板/核心板初步了解

RK3568的DDR颗粒兼容性十分优秀.支持LP4/LP4x/LP3/DDR4/DDR3，最高频率1600Mhz，最大容量支持8GBDDR3及DD
添越智创·2022-12-04 00:25

瑞芯微CORTEX-A55丨iTOP-RK3568开发板

支持LP4/LP4x/LP3/DDR4/DDR3，最高频率1600Mhz，最大容量支持
mucheni·2022-12-04 00:44

打开DDR3 IP时出现错误：Failed to generate IP 'ddr3'. Failed to generate 'Custom UI' outputs:的解决方法

在程序中打开DDR3块时出现以下情况：FailedtogenerateIP‘ddr3’.Failedtogenerate‘CustomUI’outputs:，不能正常打开DDR3IP。
石石为山·2022-11-25 17:35

XLINX系列之Zynq-7000系列DDR内存控制器详解

1DDR内存控制器介绍DDR内存控制器支持DDR2，DDR3，DDR3L和LPDDR2设备，包括三个主要块：AXI存储器端口接口（DDRI），带有交易调度器（DDRC）的核心控制器和具有数字PHY（DDRP
Jassica bea·2022-11-25 09:20

DDR3控制器 1；

测试点1：aximaster对controller的写地址FIFO写满、写数据FIFO写满；当awfifo写满后awready不会拉高，当wfifo写满后wready也不会拉高；测试点2：axi对arfifo写满，写满后无法写入；这里可以ARFIFO的虚满信号对outstanding的个数进行配置测试点3：在axi的写地址队列，或者写数据队列中插入axi的读地址队列；在axi的读地址队列中插入写地
我不吃辣条·2022-11-10 13:14

DDR controller控制器之AXI接口模块设计

1、设计方案该模块是AXI接口与DDR3控制器的访问接口，属于AXIslave。
我不吃辣条·2022-11-10 13:43

vfifo控制mig_对DDR3读写状态机进行设计与优化并对DDR3利用率进行了测试与分析...

最终将其进行类FIFO接口的封装，屏蔽掉了DDR3IP核复杂的用户接口，为DDR3数据流缓存的实现提供便利。系统测试表明，该设计满足大容量数据缓存要求，并具有较强的可移植性。
weixin_39682940·2022-11-10 13:13

ps读写ddr3里面的数据 zynq_DDR3读写数据调试

本文对XilinxVivado中提供的DDR3控制器IP核模块进行例化，实现基本的DDR3读写操作。并使用在线逻辑分析仪查看有规律变化的DDR3数据读写时序。
weixin_39551993·2022-11-10 13:43

A7 的 DDR3 IP 核外围添加 FIFO 接口控制器的实现

设计任务：本章节将会在已经完成的IP核读、写模块基础上添加FIFO接口，对于读、写端都会添加一组FIFO，其中包括命令端FIFO和数据端FIFO。设计目的：之前的课程我们完成了IP核的读、写控制，但是无论是读还是写，每次都只能发送一次命令和一次突发的数据，也就是说在读或者写的过程中，当再来一次读或者写的命令时，我们的控制器是没有办法执行的，为了解决掉这个问题，我们可以加存储器将没有办法及时执行的命
qq_45565330·2022-11-10 13:41

【DDR3 控制器设计】（5）DDR3 的仲裁读写操作设计

写在前面本系列为DDR3控制器设计总结，此系列包含DDR3控制器相关设计：认识MIG、初始化、读写操作、FIFO接口等。
Linest-5·2022-11-10 13:09

Xilinx FPGA平台DDR3设计保姆式教程（4）DDR3读写测试

汇总篇：XilinxFPGA平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了目录一、前言二、系统方案2.1方案设计2.1.1输入接口时序图2.2状态机设计2.2.1独热码2.2.2状态机流程图2.2.3
子墨祭·2022-11-10 13:39

Xilinx FPGA平台DDR3设计保姆式教程（6）DDR高级篇

汇总篇：XilinxFPGA平台DDR3设计保姆式教程（汇总篇）——看这一篇就够了目录一、前言二、方案设计2.1系统框图2.2设计状态机2.3代码实现2.4仿真验证三、其他3.1后记一、前言因为DDR3
子墨祭·2022-11-10 13:39

DDR3读写时序

如果使用DDR3控制器IP控制DDR3，只需要熟悉DDR3读写时序就可以轻松控制DDR读写，下面分别对DDR接口信号和DDR读写时序进行介绍。
硬码农二毛哥·2022-11-10 13:08

【DDR3 控制器设计】（6）DDR3 的读写模块添加 FIFO 接口设计

写在前面本系列为DDR3控制器设计总结，此系列包含DDR3控制器相关设计：认识MIG、初始化、读写操作、FIFO接口等。
Linest-5·2022-11-10 13:06

【DDR3 控制器设计】（4）DDR3 的读操作设计

写在前面本系列为DDR3控制器设计总结，此系列包含DDR3控制器相关设计：认识MIG、初始化、读写操作、FIFO接口等。
Linest-5·2022-10-25 10:18

2021集创赛获奖作品合集

Cortex-M3内核SOC的动目标检测与跟踪系统获奖情况：一等奖本系统基于XilinxArtixXC7A100T平台，在其基础上搭载Cortex-M3内核，AMBA总线，总线上外挂GPIO，LCD，OV5640，DDR3
极术社区·2022-10-25 09:39

【DDR3 控制器设计】（3）DDR3 的写操作设计

##~~~~~~~~~写在前面~~~~~~~~~##本系列为DDR3控制器设计总结，此系列包含DDR3控制器相关设计：认识MIG、初始化、读写操作、FIFO接口等。
Linest-5·2022-10-18 08:20

XILINX DDR3 VIVADO（一） 初始化

文章目录migip初始化DDR3IP核的调取代码仿真总结migip初始化DDR3IP核的调取第一步第二步第三步点击next第四步点击next第五步1.clockperiod：这是输入到ddr3存储芯片的时钟
viviya微微呀·2022-10-14 09:39

基于Xilinx DDR3的IP核初始化失败的问题

调入官方的DDR3模型。产生时钟和复位激励。启动仿真。发现一直初始化不成功。如下图跑了170us都没有出来。搞了半天都没有找到原因。后来发现这个仿真模型只有16bit，也
sysrst·2022-10-14 09:09

ddr3ip核心_DDR3（2）：IP核初始化

调取DDR3IP核后，是不能直接进行读写测试的，必须先进行初始化操作，对IP核进行校验。本篇采用Modelsim软件配合DDR3IP核生成的仿真模型，搭建出IP核的初始化过程。一、顶层文件1、生成DDR3IP核后，在Source界面空白处右键点击AddSource，添加顶层文件。2、在DDR3_HDMIDDR3_HDMI.srcssources_1ipddr3_ctrlddr3_ctrluser_
一朵云从平流层坠下·2022-10-14 09:08

qphy-ddr3自动化测试软件包,DDR测试系列之四----漫话DDR3

DDR3简介DDR3(double-data-ratethreesynchronousdynamicrandomaccessmemory)是应用在计算机及电子产品领域的一种高带宽并行数据总线。
越南铁成房地产·2022-10-14 09:38

DDR3基本概念3 - 复位初始化实战举例Lattice DDR3 IP仿真

1)通过latticeclarifydesigner配置DDR3IP,最新版本是3.1版本2)配置完成后,自动生成了一套包括testbenches在内的仿真环境。以上1和2的详细过程，将在另一篇文章中说明。3）启动仿真且记：LatticeDDR3的仿真环境中各个rtl使用了不同的timescale，所以在仿真时，必须保留每一个rtl中的timescale，如下例，强行覆盖各个rtl的timesca
tbzj_2000·2022-10-14 09:38

【DDR3 控制器设计】（1）MIG IP 核的详解与配置

目录实验任务实验环境实验框图配置MIG核实验任务学会如何根据手册配置MIGIP核中的参数、实验环境开发环境：Vivado2018.2，FPGA芯片型号：xc7a100tffg484-2DDR3型号：MT41J256M16HA-125实验框图以下为MIG和DDR之间的连接框图，可以看到框图的左边是用户接口，中间是MIG核，右边是需要控制的DDR接口，用户只需要去配置使用MIG核，就可以对DDR进行控
Linest-5·2022-10-14 09:36

【常见 Error & Bug】Vivado仿真报错 ERROR: [XSIM 43-3322] 解决方法

问题发现在进行DDR3实验时，仿真时出现以下报错信息。
Linest-5·2022-10-14 09:06

DDR3总结笔记

该篇文章记录了博主基于FPGA的DDR3开发所需要的一些细节，一方面是对博主自己工作的详细总结，方便日后遗忘了重新查阅，另一方面希望所有读了这篇文章的朋友们都能够掌握DDR3开发所需的基本知识。
fpga_start·2022-10-14 09:35

【DDR3 控制器设计】系列博客汇总篇（附直达链接）

写在前面本篇为DDR3控制器设计系列博客的汇总篇，此系列包含DDR3的相关实验：认识MIG、初始化、读写操作、FIFO接口等，并附上直达链接。目前只更新了部分文章，持续学习更新中。。。
Linest-5·2022-10-14 09:35

Xilinx 7系列FPGA DDR3硬件设计规则

02.Bank和管脚选择图1、DDR3数据组连接（DCI级联从Bank）图2、DDR3地址组连接（DCI级联主Bank）图3、D
FPGA技术实战·2022-10-14 09:05

高通平台DDR3初始化

MSM8976支持两个DDR3接口（EBI0，EBI1）。每个EBI提供两个CS片选（CS0,CS1)。在SBL1的的代码实现中，一个EBI就是一个channel也就是一个INTERFACE。
我是一棵小小草·2022-10-14 09:05

DDR3内存详解，存储器结构+时序+初始化过程

这部分的讲述运用DDR3的简化时序图。DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Co
a_chinese_man·2022-10-14 09:35

14.DDR3初始化

SDRAM：同步动态随机存储器，第四代的SDRAM发展了好几代到了DDR4，开发版使用的是DDR3。DRAM：动态随机存储器，内部存储单元的以电容电荷表示数据，1代表有电荷，0代表无数据。
Pintitus·2022-10-14 09:34

【DDR3 控制器设计】（2）DDR3 初始化测试

目录实验任务实验环境实验介绍程序设计创建顶层文件testbench代码仿真测试实验任务对DDR3进行初始化测试，通过前面调取的MIGIP核共同完成测试。
Linest-5·2022-10-14 09:03

ZYNQ进阶之路12--自定义AXI-FULL IP实现PL端向DDR3写数据和PS端实现高速通讯

ZYNQ进阶之路12--自定义AXI-FULLIP实现PL端向DDR3写数据和PS端实现高速通讯导语配置PS端新建工程按照如下步骤配置PS端自定义AXI-FULLIP自定义AXI-LiteSlave代码
鹏哥DIY·2022-10-02 07:50

ZYNQ进阶之路13--自定义AXI-FULL IP实现PS和PL双向高速通讯

直接进出主题，在ZYNQ进阶之路12章节中我们讲了在PL端实现AXI-fullmaster，将PL串口接收到的数据写入DDR3指定地址
鹏哥DIY·2022-10-02 07:19

256Mb自旋转移扭矩MRAM-EMD3D256M DDR3

EMD3D256MDDR3自旋转移扭矩MRAM是一种容量为256Mb（32Mbx8、16Mbx16）DDR3的非易失性存储器，可在DDR3速度下提供非易失性和高耐用性。
·2022-09-16 17:55

开发者，买电脑，配电脑时候的一些参数都能代表着什么样的性能

文章目录CPU（奔腾、i3，i5，i7--xxx）内存（ddr3、ddr4）硬盘（ssd【M.2、pic-e】、机械盘）上网上看看pic-e接口固态报价：（多种模式了）在看看m.2报价（stata接口固态与
费城之鹰·2022-09-05 09:03

FPGA 20个例程篇：10.遍历DDR3内存颗粒读写循环校验

四、内存颗粒缓存，进阶之路10.遍历DDR3内存颗粒读写循环校验打样焊接完一批次的FPGA板后，如果板载一颗或者多颗DDR3内存颗粒，在进行FPGA逻辑开发之前，其实大家都会希望能有一个系统性的验证，可以去判断硬件上有没有问题和隐患等
青青豌豆·2022-08-17 12:14

MIG IP核配置和DDR3开发必备的硬件知识

因为之前用的是STM32RCT6，野火这款是STM32F103VET6，需要用STM32Cube再配置下底层再联合上位机调试IAP升级，忙完工作一有时间就会尽快做好更新，这篇博客主要介绍MIGIP核和配置和DDR3
青青豌豆·2022-07-16 09:25

Vivado 蜂鸟 e203 MCU200T/DDR200T 添加MIG IP DDR3控制器 RISC-V

Vivado蜂鸟e203MCU200T/DDR200T添加MIGIPDDR3控制器RISC-VDATASHEET-MT41K128M16JT-1251.新建工程后新建IP-MemoryInterfaceGenerator2.选择DDR3SDRAM3.新建MemoryPart：自定义参数生成型号MT41K128M16JT-125tcketfawtrastrcdtrefitrfctrptrtptwtr
Jie_MSD·2022-06-27 07:55

【FPGA人员检测】基于FPGA的人员检测，verilog编程实现，含硬件测试

其中关于硬件驱动部分，可参考提供给你的对应的datasheet(摄像头，DDR3,VGA等)。下面对该系统的检测算法实现进行介绍。
fpga&matlab·2022-04-21 11:56

【Xilinx DDR3】Xilinx FPGA DDR3深度介绍

从SDRAM到DDR3：SDRAM：（DynchronousDynamicRandomAccessMemory）同步动态随机存储器同步时至其始终频率与CPU前端总线的系统时钟频率相同，并且内部的命令的发送与数据的传输都以它为基准
Linest-5·2022-04-15 16:38

基于FPGA的车牌识别

OV5640摄像头将采集到的数据通过摄像头驱动模块存入DDR3读写控制模块里，产生DDR3burst写请求，通过总线转换程序，把burst写请求的信号转换成*axi**总线*请求，通过axi总线来访问DDR3
旭旭宝宝和车友车行·2022-03-31 07:41

基于XC7Z100+AD9361的双收双发无线电射频板卡

ZYNQ7100支持千兆以太网、USB2.0、UART等接口，存储设备采用512MB容量的DDR3、32MBQSPIFLASH、8GBEMMC等。二、板卡原理及功能板卡使用XC7
硬件研发·2022-02-17 17:00

DDR3原理详解

这部分的讲述运用DDR3的简化时序图。DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。和表格的检索原理一样，先指定一个行（Row），再指定一个列（Co
硬件攻城狮的秘密·2022-02-11 20:30

DDR原理详解

这部分的讲述运用DDR3的简化时序图。DDR3的内部是一个存储阵列，将数据“填”进去，你可以它想象成一张表格。
长弓的坚持·2022-02-11 20:00

一步一步带你理解DDR基本原理

内存颗粒内部层级结构1、Bank、Column、Row2、BankGroup3、内存颗粒容量计算四、内存颗粒的封装方式五、RANK1、RANK是什么2、多RANK的意义3、DIMM容量计算六、CHANNEL1、DDR3
百里杨·2022-02-11 20:30

DDR3原理总结

DDRSDRAM全称为DoubleDataRateSDRAM，中文名为“双倍数据流SDRAM”。DDRSDRAM在原有的SDRAM的基础上改进而来。也正因为如此，DDR能够凭借着转产成本优势来打败昔日的对手RDRAM，成为当今的主流。本文只着重讲DDR的原理和DDRSDRAM相对于传统SDRAM（又称SDRSDRAM）的不同。SDRAM：同步动态随机存取内存（synchronousdynamicr
海绵笨笨·2022-02-11 20:27

DDR3基础详解

DDR3基础详解最近在IMX6平台下做DDR3的测试接口开发，以前在学习嵌入式时，用的是官方源码，没有做过多的研究。
Respate.·2022-02-11 20:27
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他