E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA公开课
FPGA
时序分析与约束(7)——通过Tcl扩展SDC
一、概述术语“Synopsys公司设计约束”(又名SDC,SynopsysDesignConstraints)用于描述对时序、功率和面积的设计要求,是EDA工具中用于综合、STA和布局布线最常用的格式。本文介绍时序约束的历史概要和SDC的描述。二、时序约束的历史20世纪90年代初引人了时序约束。这些主要用于指定HDL中无法捕获的设计特性和用于驱动综合。那时候,它们是DesignCompiler的命
apple_ttt
·
2023-10-28 15:34
关于时序分析的那些事
fpga开发
周海宏老师
公开课
:音乐何须懂
周海宏老师讲乐感,从句、段、曲几个层次循序渐进,最后用一个公式总结:联觉+联想+分析=理解果然音乐、美术、文学、哲学等等各类艺术都是相通的,用心感受生活,对生活有好奇心,才能有更丰富的联觉和联想,从而更好的理解音乐。联觉,是指听觉、视觉、触觉等各类感觉的联想,听到了北风呼啸,心中随之产生寒冷的感觉,闻到了花朵的阵阵芳香,仿佛看到了春光明媚的花园,这就是联觉。在生活中要善于观察、用心感受,让联觉的面
秦何意
·
2023-10-28 14:56
机器学习——基础概念
一.机器学习基础概念总结过层中,我结合了头歌上的相关
公开课
程:详见(一).什么是机器学习?机器学习致力于通过计算的手段,利用经验来改善系统的性能。
七七(考研)
·
2023-10-28 14:30
机器学习
人工智能
FPGA
学习杂记1
wire型、reg型变量:Verilog中何时要定义成wire型,何时定义成reg型?大体来说,变量要放在begin...end之内,则该变量只能是reg型;在begin...end之外,则用wire型。以下是具体情况:1:assign语句例:assignout=a;out必须是线性,若为寄存器型则报错。2:元件实例化时必须用wire型寄存器型数据保持最后一次的赋值,而线型数据需要持续的驱动`ti
luckey尉
·
2023-10-28 13:35
学习
fpga开发
1024程序员节
集创赛备赛:Robei八角板7020简介
磨刀不误砍柴工(≧∇≦)/目录官方介绍引脚资源总结罗列官方介绍若贝八角板是一款
FPGA
开发板,可以用于系统设计与教育教学、竞赛、IC验证、系统控制、挖矿、云计算等用途,板子整体呈现正八角形,尺寸非常小,
Albert_yeager
·
2023-10-28 12:54
FPGA求学之路
fpga开发
纪念我的首次
公开课
图片发自App这周四,在单位以党课的形式,举行了《高效能人士的七个习惯》前三个习惯的分享
公开课
(之前是在总支内部做了一个小范围分享)。
Missing_w
·
2023-10-28 12:59
在网络课堂丰富的时代,不进则退
近几年随着网易
公开课
、网易云课堂、慕课网、腾讯课堂等自学网站的丰富壮大,我们学习新知识的渠道也越来越多越来越便捷。笔者回顾了自大一入校以来的自学经历,深深感叹当代主流的快速变换。
lollipopZZ
·
2023-10-28 12:24
栩旗感恩日记108
1.我十分感谢一早几位报名“与青春期孩子沟通”主题
公开课
的家长,感谢信任和支持!
育儿育己刘栩旗
·
2023-10-28 11:00
备忘坑 基于
FPGA
,risc-v Verilog HDL和Linux 等源码组装个人主用主机
分为两步走,step1,用一个小型的
fpga
开发板做一个能跑,但性能有限的小主机;step2,用一款性价比极高,性能够强的
FPGA
板子,重复step1的工作;step3,开机干活
Eloudy
·
2023-10-28 11:36
FPGA
RISC-V
Linux
李浩写作
公开课
“小说的设计和文学的魔法”小感
在上月北京语言大学“小说的设计和文学的魔法”写作
公开课
上,因为管控,李浩老师采用视频连线的方式授课,却让我有幸见识了一位博学、谦逊、温文尔雅,热爱文字和坚守文学的邻家大哥。
繁星满天fx
·
2023-10-28 06:54
FPGA
驱动OLED Verilog代码 (五)------ 动态显示字符
一、概述前面已经介绍了向RAM中写入静态字模数据来显示静态的字符和汉字。接下来实现动态显示字符在OLED屏的不同位置。动态显示字符的核心就是从ROM中读取字符的字模,但取出来的字模数据如果直接写进RAM的话,只能实现字符在某一页的显示,而不能实现任意坐标下的显示。所以在写进RAM之前,我们应该对字模数据做一定处理,然后再写进RAM中。接着RAM读取模块(前面已经介绍过了,本次会改变等待的值,提高一
努力向前的小徐
·
2023-10-28 06:19
FPGA学习
verilog
机器视觉的最佳选择——低功耗
FPGA
FPGA
作为一种非常灵活的可编程产品,应用领域非常广泛,今天我们聚焦在机器视觉的应用,因为随着AI技术的兴起,有很大一部分的应用都是与图像相关。
FPGA观察员
·
2023-10-28 05:21
机器学习
数据挖掘
边缘计算
硬盘录播服务器,高清录播主机录播服务器HT-7500_航天广电录播系统设备
录播服务器功能实物图录播服务器功能参数◆录播服务器全嵌入式一体化设计,采用高性能SOC处理器,集录制、直播、点播、导播、管理、存储、高清视音频编码等于一体的集成录播设备,基于嵌入式DSP、
FPGA
硬件架构设计
weixin_39613188
·
2023-10-28 04:09
硬盘录播服务器
2022-10-07
转眼间,又到了讲
公开课
的时间了,今天听了两位老师的课,她们在课堂上的风采,让我真的很敬佩,不仅准备充分而且课堂的灵活度很高。相反,在对比之下,我的课堂就显得很拘谨,很局促。所以,备课必不可少。
ddnini
·
2023-10-28 03:59
同课异构展风采 共学共研共成长——田庄学区区域教研听课有感
两位年轻教师分别以各具特色的课堂教学,为老师们呈现了风格各异的两节
公开课
。可爱甜美的张梦珂老师拿从朋友家冰箱里淘来的“冻蝉”为引子轻松带入,以“读”贯之,设置了“默读”“跳读”
婧语微涵
·
2023-10-28 03:49
知识图谱学习笔记——(三)知识图谱的存储与查询
一、知识学习声明:知识学习中本文主体按照浙江大学陈华钧教授的《知识图谱》
公开课
讲义进行介绍,并个别地方加入了自己的注释和思考,希望大家尊重陈华钧教授的知识产权,在使用时加上出处。感谢陈华钧教授。
AIFarmer
·
2023-10-28 00:22
知识图谱
学习
笔记
开源RISC-V处理器(蜂鸟E203)学习(五)A100T-
FPGA
移植蜂鸟Hbirdv2,实现Centos下调试器USB识别以及程序编译烧写,并进行C语言仿真
1.简述最近购买了一块适合做原型验证
FPGA
板卡,板卡接口和外设比较丰富,十分适合跑一些小型的SOC工程,比如蜂鸟E203;板卡自带
FPGA
烧写器和软核CPU的JATG调试器,还有USB接口的UART,
芯王国
·
2023-10-27 22:31
蜂鸟E203学习
fpga开发
risc-v
学习
A100T-FPGA
蜂鸟E203V2移植
好女孩都是夸出来的
记得就在我上周讲的一节品德
公开课
上,当我提出问题的时候,我发现教室的角落里,班里大多数学生都把手举的高高的,这时我发现在教室的角落里,有一只小手微微举起又放下,好像很害怕的样子。
a758bba73afc
·
2023-10-27 22:29
北邮22级信通院数电:Verilog-
FPGA
(7)第七周实验(2):BCD七段显示译码器(关注我的uu们加群咯~)
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~一.verilog代码1.1decoder_led.vmoduledecoder_led(A,RBI,LT,BI_RBO,seg_led,seg_led_DP,seg_led_DIG
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电:Verilog-
FPGA
(7)Error: Can‘t open project -- you do not have permission to write …
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~问题描述Error:Can'topenproject--youdonothavepermissiontowritetoallthefilesorcreatenewfilesinthe
青山入墨雨如画
·
2023-10-27 22:25
北邮22级信通院数电实验
fpga开发
北邮22级信通院数电:Verilog-
FPGA
(7)第七周实验(1):带使能端的38译码器&&全加器(关注我的uu们加群咯~)
北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章,请访问专栏:北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客关注作者的uu们可以进群啦~目录方法一:modelsim仿真检验结果1.1verilog代码1.1.1decode_38.v(顶层模块)1.1.2decode_38_tb.v1.2仿真步骤1.3仿真结果&&波形
青山入墨雨如画
·
2023-10-27 22:52
北邮22级信通院数电实验
fpga开发
嵌入式框架设计中的四种常用模式
例如一个设备初始化的逻辑,框架代码如下:TBoolCBaseDevice::Init(){if(Download
FPGA
()!
这我可不懂
·
2023-10-27 22:51
嵌入式
工业4.0时代来临,POWERLINK协议在千兆网卡下的性能
1硬件平台:该方案采用
FPGA
做为主芯片,在
FPGA
中实现千兆以太网的MAC
特立独行的猫a
·
2023-10-27 21:24
运动控制
POWERLINK
工业总线协议
工业4.0
工业控制
浅谈AXI总线
1:协议简介Xilinx
fpga
从Virtex-6系列开始,内部IP都支持AXI4总线协议,AXI高级可扩展接口(AdvancedeXtensibleInterface,AXI)是一种总线协议,该协议是
bendandawugui
·
2023-10-27 21:42
FPGA
fpga
XILINX XC7A200T-2FBG676C PLC可编程逻辑控制器
FPGA
,Artix-7,MMCM,PLL,400I/O,628MHz,215360单元,950mV至1.05V,FCBGA-676XILINXArtix®-7
FPGA
系列是一款高性价比
FPGA
,提供高性能
深圳市泰凌微电子
·
2023-10-27 20:18
单片机
音视频
PLC可编程逻辑控制器
网易
公开课
见到的好内容:TED《自然、爱与感恩》
提示幸福老人:你认为这只是人生中另一个平白无奇的日子,不是的,这是被赐予的一天,今天是上天赐给你的礼物,是你手头唯一的礼物,唯一的恰当反映是感恩。如果你去培养这种反应对这恩赐的特别日子充满感恩,如果你学会这种反应,就好像这是你人生的第一天,也是最后一天,你就能很好的度过这一天。以睁开双眼为始,对自己目能视物充满惊喜,时刻能感受到色彩那不可思议的光芒,而带来的纯粹享受。看看天空,我们很少看天但很少能
路小厨
·
2023-10-27 18:12
【VPX611】基于6U VPX总线架构的SATA3.0高性能数据存储板(3.2GByte/s存储带宽)
VPX611是一款基于6UVPX总线架构的高性能数据存储板,该板卡采用2片XilinxKintex-7系列
FPGA
作为主控单元,
FPGA
内嵌RAID控制器,最大支持8个mSATA盘,最大存储容量可以达到
北京青翼科技
·
2023-10-27 16:54
fpga开发
信号处理
图像处理
车载系统
亲子日记第六篇
明天我们有
公开课
。”我问他是老师要求的还是他自己想到的,他告诉我是自己想的,于是我表扬了他,也从这件小事儿引出一个话题-团队精神,我俩都聊了自己的看法。
47f861e6ff86
·
2023-10-27 16:46
基于 ARM+
FPGA
+AD平台的多类型同步信号采集仪开发及试验验证(一)上位机设计
采集仪上位机设计本章开发了一款基于C#的上位机软件,用于对多类型同步信号采集仪的各项功能进行操作。从采集仪的数据传输需求出发,上位机利用以太网UDP协议实现与采集仪的数据交互,包括向采集仪发送控制信息与配置信息、接收采集仪传来的AD数据,然后对数据进行解析,根据面向用户原则,开发图形用户界面GUI,实现性能配置、数据可视化和本地存储的功能。4.1总体设计本文开发的多类型同步信号采集仪可以根据UDP
深圳信迈科技DSP+ARM+FPGA
·
2023-10-27 16:09
国产NI虚拟仪器
fpga开发
基于 ARM+
FPGA
+AD平台的多类型同步信号采集仪开发及试验验证(一)
对工程结构的服役状况进行实时的监测和诊断,及时地发现结构的损伤,评估其安全性能,预判结构的性能变化趋势与服役期限并提出改进举措,对提高工程结构的使用效率,保障人民生命财产安全具有极其重要的意义,已经成为工程结构越来越迫切的技术需求[2]。结构健康监测系统能够采集反应结构服役现状的各项数据,利用结构健康诊断方法实时判断结构损伤的位置与程度,评估其安全性能,预测结构的性能变化趋势并对危险情况进行预警,
深圳信迈科技DSP+ARM+FPGA
·
2023-10-27 16:39
fpga开发
基于 ARM+
FPGA
+AD平台的多类型同步信号采集仪开发及试验验证(二)板卡总体设计
2.2板卡总体设计本章开发了一款基于AD7193+RJ45的多类型传感信号同步调理板卡,如图2.4所示,负责将传感器传来的模拟电信号转化为数字信号,以供数据采集系统采集,实现了单通道自由切换传感信号类型与同步采集多类型传感信号的功能(包含桥式电路信号、IEPE传感信号、电流和电压四种传感信号)。该模块具备了以下功能:(1)对桥式电路信号、IEPE传感信号、电压和电流传感信号进行调理,将这四种传感信
深圳信迈科技DSP+ARM+FPGA
·
2023-10-27 16:35
国产NI虚拟仪器
fpga开发
2021-07-07 【指向学科核心素养发展的初中英语听说整合教学】
上过一节
公开课
就可以产生一篇论文!科研要聚焦,切入口要小。6个关键问题:为何听?听什么?怎么听?为何说?说什么?怎么说?
Claire老师
·
2023-10-27 16:32
赶征文的后遗症——这该死的拖延症
这文件一出来我就和主任说,哎呀那我可以把这学期莸奖的
公开课
的说课扩充扩充就好了呀。然而整个暑假过去了,我的征文还没生出来,这该死的拖延症啊。昨天教研组长催稿了,说学校里要先评选完再上送。
小贝玏
·
2023-10-27 14:42
FPGA
学习笔记_SDRAM_概述
FPGA
学习笔记SDRAM概述1.SDRAM简介2.SDRAM存取原理3.SDRAM特性1.SDRAM简介SDRAM,同步动态随机存储器(SynchronousDynamicRandomAccessMemory
GloriaHuo
·
2023-10-27 12:31
FPGA学习笔记
#
SDRAM
sdram
fpga
SDRAM学习笔记(MT48LC16M16A2,w9812g6kh)
一、基本知识SDRAM:即同步动态随机存储器(SynchronousDynamicRandomAccessMemory),同步是指其时钟频率与对应控制器(CPU/
FPGA
)的系统时钟频率相同,并且内部命令的发送与数据传输都是以该时钟为基准
little ur baby
·
2023-10-27 12:24
学习
笔记
fpga开发
FPGA
学习笔记_串口收发与存取双口ram简易应用
FPGA
学习笔记串口收发与存取双口ram简易应用1原理图2Verilog代码3Modelsim仿真4.
FPGA
板级验证串口收发与存取双口ram简易应用实验现象:在pc机上通过串口发送数据到
FPGA
中,
FPGA
GloriaHuo
·
2023-10-27 12:52
FPGA学习笔记
verilog
fpga/cpld
串口通信
串口收发之ram存取
项目名称串口收发之ram存取具体要求串口发送6个数据到
FPGA
,通过双端口ram将数据缓存,每按下一个按键,上位机接收一个数据,按下按键6次接收5位数据完毕设计说明下图为设计框架,除了ram_ctrl模块
xxg薛
·
2023-10-27 12:21
verilog
搭建串口收发与存储双口RAM简易应用系统
搭建串口收发与存储双口RAM简易应用系统为了实现通过串口发送数据到
FPGA
中,
FPGA
接收到数据后将数据存储在双口ram的一段连续空间中,当需要时,按下按键S0,则
FPGA
将RAM中存储的数据通过串口发送出去
傻童:CPU
·
2023-10-27 12:19
verilog
FPGA
LIZHI
stm32
fpga
FPGA
串口收发+按键+双口RAM组成的简易系统设计
实验现象:通过串口发送数据到
FPGA
中,
FPGA
接收到数据后将数据存储在双口ram的一段连续空间中,通过QuartusII软件提供的In-SystemMemoryContentEditor工具查看RAM
学习ing的青年
·
2023-10-27 12:19
fpga开发
FPGA
20 串口收发与存储双口RAM 简易应用系统设计
FPGA
20串口收发与存储双口RAM简易应用系统设计主要功能:
FPGA
接收到数据后将数据存储在双口ram的一段连续空间中,当需要时,按下按键Key_in,则
FPGA
将RAM中存储的数据通过串口发送出去.
没有价值的生命
·
2023-10-27 12:17
FPGA
uart_dpram:搭建串口收发与存储双口RAM简易应用系统
通过串口发送数据到
FPGA
中,
FPGA
接收到数据后将数据存储在双口RAM的一段连续空间中,当需要时,按下按键0,则
FPGA
将RAM中存储的数据通过串口发送出去。
杰之行
·
2023-10-27 12:45
verilog
fpga
uart
FPGA
学习笔记(五),串口
注:文章内容为本人学习笔记,若有错误欢迎指正或补充。1,串口串口即通用异步收发器,异步串行通信口,全双工,串口是一种通信方式,其内部有不同的协议,常见的通信接口有RS232,RS485,RS499,RS423,RS422。串口的通讯方式,主机和从机分别都有两个端口Rx和Tx,主机的Rx与从机的Tx相连,主机的Tx与从机的Rx相连。串口的接口即com口又叫DB9,有9个引脚,其中第二和第三引脚最重要
春风沂水丶
·
2023-10-27 12:43
学习
fpga开发
笔记
【
FPGA
零基础学习之旅#17】搭建串口收发与储存双口RAM系统
欢迎来到
FPGA
专栏~搭建串口收发与储存双口RAM系统☆*o(≧▽≦)o*☆嗨~我是小夏与酒✨博客主页:小夏与酒的博客该系列文章专栏:
FPGA
学习之旅文章作者技术和水平有限,如果文中出现错误,希望大家能指正欢迎大家关注
小夏与酒
·
2023-10-27 12:12
FPGA学习之旅
1024程序员节
fpga开发
学习
Verilog
HDL
串口收发
双口RAM
2019年6月28日
感谢樱子老师讲的
公开课
,让我反省自己作业还未完成~~~昨日计划已完成,今日计划:1、连续在太阳底下晒,又没有敷面膜补充水分,所以最近长了好多斑呜呜呜呜~~~~今天无
廖志兰
·
2023-10-27 12:36
Artix-7 and Spartan-7
FPGA
s DDR2/DDR3 PCB设计指导
引言:本文我们介绍
FPGA
外设DDR2/DDR3硬件设计相关内容,包括PCB板层数估计,信号端接、信号完整性及时序考虑等问题。
FPGA技术实战
·
2023-10-27 10:13
Xinx
FPGA硬件设计
FPGA
DDR3
PCB
DDR2
开发者避雷针之不建议的建站行为
昨天闲来无事SEO鸿博(老李)就是听了百度搜索算法产品经理
公开课
的直播回看,还是让我(老李)受益匪浅的。虽然说讲的没有那么精彩,但是问题点还是解析的很精髓。
SEO鸿博博客
·
2023-10-27 09:27
SD卡的
FPGA
实现
1简介 SD(SecureDigitalCard)卡,即数字安全卡,实在MMC(MultimediaCard)多媒体卡的基础上发展而来的,且接口向上兼容。MMC卡可以被SC卡识别。SD卡按照容量分为SD、SDHC、SDXC三个等级。SD支持V1.0,SDHC以上支持V2.0协议。 本次SD卡为V2.0且工作在SPI模式下。2接口 SD卡有9根引脚线,可工作在SDIO模式或者SPI模式。在SD
FPGA小白758
·
2023-10-27 09:30
#
FPGA中的常用通讯协议
fpga开发
千兆以太网(二)——MDIO接口协议
FPGA
通过MDIO接口对PHY芯片的内部寄存器进行配置。通常情况下芯片在默认情况下也可以工作,即配置芯片不是必须的。也可通过外接特殊引脚的方式来配置PHY芯片的工作模式。2.MDIO协议
FPGA小白758
·
2023-10-27 09:00
#
千兆以太网协议
fpga开发
ZYNQ基础知识
1.ZYNQ介绍全称为Zynq-7000AllProgrammableSoc1.Zynq是赛灵思(Xilinx)推出的新一代全可编程片上系统,将处理器的软件可编程性和
FPGA
的硬件可编程性完美结合。
FPGA小白758
·
2023-10-27 09:00
#
ZYNQ系列
fpga开发
FPGA
基础设计之数码管显示
1.数码管简介数码管是一种半导体发光器件,其基本单元是发光二极管。一般分为七段数码管和八段数码管,多的一段是小数点。也有其他如N型、米型数码管以及16段、24段管等。本次设计的是八段数码管1.1数码管硬件结构公阴极数码管高电平亮,公阳极数码管低电平亮。AC620上搭载的是公阳极数码管。数码管的显示有静态和动态两种:静态的特点是每个数码管的段必须接一个八位数据线来保持显示的字形码,输送一次字形码后,
FPGA小白758
·
2023-10-27 09:30
#
FPGA基础设计
fpga开发
嵌入式硬件
上一页
60
61
62
63
64
65
66
67
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他