E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA基本功
FPGA
高端项目:图像采集+UltraScale GTY + PCIE,aurora 8b/10b编解码+PCIE视频传输,提供工程源码和QT上位机源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我已有的PCIE方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTY全网最细解读UltraScaleGTY基本结构UltraScaleGTY参考时钟的选择和分配UltraScaleGTY发送和接收处理流程UltraScaleGTY发送接口UltraScaleGTY接收
9527华安
·
2023-12-15 23:10
FPGA
GT
高速接口
菜鸟FPGA
PCIE通信专题
菜鸟FPGA图像处理专题
fpga开发
qt
GTY
PCIE
XDMA
QT
8b/10b编解码
FPGA
UltraScale GTY 全网最细讲解,aurora 8b/10b编解码,板对板视频传输,提供2套工程源码和技术支持
目录1、前言免责声明2、我这里已有的GT高速接口解决方案3、详细设计方案设计框图视频源选择ADV7611解码芯片配置及采集动态彩条视频数据组包UltraScaleGTY全网最细解读UltraScaleGTY基本结构UltraScaleGTY参考时钟的选择和分配UltraScaleGTY发送和接收处理流程UltraScaleGTY发送接口UltraScaleGTY接收接口UltraScaleGTYI
9527华安
·
2023-12-15 23:39
FPGA
GT
高速接口
菜鸟FPGA图像处理专题
fpga开发
音视频
GTY
高速接口
8b/10b
aurora
9大高效的前端测试工具与框架!
为了确保Web应用无论发生了何种变更之后,其对应的前端都能够与bug“隔离”,我们需要针对前端开展各种测试,主要包括:测试应用程序的
基本功
能、用户的界
自动化测试 老司机
·
2023-12-15 23:31
测试工程师
软件测试
自动化测试
前端
测试工具
jmeter
压力测试
自动化测试
软件测试
FPGA
高端项目:UltraScale GTH + SDI 视频解码,SDI转DP输出,提供2套工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、详细设计方案设计框图3G-SDI摄像头LMH0384均衡EQUltraScaleGTH的SDI模式应用UltraScaleGTH基本结构参考时钟的选择和分配UltraScaleGTH发送和接收处理流程UltraScaleGTH发送接口UltraScaleGTH接收接口UltraScaleGTHIP核
9527华安
·
2023-12-15 23:30
FPGA
GT
高速接口
FPGA编解码SDI视频专题
菜鸟FPGA图像处理专题
FPGA
SDI
GTH
UltraScale
高速接口
DP
中原焦点团队网络初级第27期,宋锦英坚持分享第87天,20210701
焦点的几大
基本功
:1接的住他2倾听、共情、具体化、重新建构3陪他确认他的知觉4陪
流星蜗牛
·
2023-12-15 22:31
黄家埠镇中学青年教师茁壮成长
在2019学年余姚市中小学班主任
基本功
大赛中,我校教师又荣获二等奖,在余姚市中小学
风一样的女子飘过
·
2023-12-15 21:18
cordic 算法学习记录
参考:b站教学视频
FPGA
:Cordic算法介绍与实现_哔哩哔哩_bilibili
FPGA
硬件实现加减法、移位等操作比较简单,但是实现乘除以及函数计算复杂度高且占用资源多,常见的计算三角函数/平方根的求解方式有
little ur baby
·
2023-12-15 21:38
学习
fpga开发
FPGA
主芯片选型
第一步:选定器件特色(重点关注
FPGA
的专用资源)1、高速BANK的引脚①若需要高速接口,需要多少个通道②每个通道的最高收发速度是多少。
客家元器件
·
2023-12-15 20:12
fpga开发
消息推送中的已读消息和未读消息设计难题
“站内信”有两个
基本功
能:1.点到点的消息传送。用户给用户发送站内信,管理员给用户发送站内信。2.点到面的消息传送。管理员给用户(指定满足某一条件的用户群)群发消息。
覔不散(每天发博客版)
·
2023-12-15 20:02
数据库
7.MATLAB变量——矩阵操作二
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab
·
2023-12-15 20:30
matlab
矩阵
线性代数
矩阵操作
6.MATLAB变量——矩阵操作一
FPGA
教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab
·
2023-12-15 20:29
matlab
矩阵
开发语言
WebGIS入门
1.关于WebGISWebGIS(网络地理信息系统)是指工作在Web网上的GIS,是传统的GIS在网络上的延伸和发展,具有传统GIS的特点,可以实现空间数据的检索、查询、制图输出、编辑等GIS
基本功
能,
GISer_Jing
·
2023-12-15 19:07
笔记
WebGIS
期末考试
前端
13堂手机摄影课,找到秘诀,张张都是艺术照(笔记1)
讲师:卷毛佟1课.玩转手机摄影你要知道的
基本功
能告别美颜相机,教你拍出最美的照片。1.曝光调节曝光根据拍摄的环境,阳光强降低曝光,阳光弱增加曝光。
摘宅星醒
·
2023-12-15 19:47
【INTEL(ALTERA)】 quartus 专业版软件 23.4 中模拟以太网子
FPGA
IP 时p_ss_app_st_tx_ready 信号变为 X
问题描述选择启用前导码直通参数时,为什么在模拟以太网子英特尔®
FPGA
IP系统的40GbE和50GbEIntelAgilex®7F-Tile变体时,p_ss_app_st_tx_ready信号变为X。
神仙约架
·
2023-12-15 18:32
INTEL(ALTERA)
FPGA
fpga开发
网络
intel
altera
quartus
【INTEL(ALTERA)】 quartus错误“英特尔
FPGA
IP在设计中实例化,需要将DEVICE_INITIALIZATION_CLOCK选项设置为 OSC_CLK_1_25MHZ
错误“英特尔
FPGA
IP在设计中实例化,需要将DEVICE_INITIALIZATION_CLOCK选项设置为OS
神仙约架
·
2023-12-15 18:02
fpga开发
quartus
dxfgrabber读取CAD图并利用xlsxwrtier生成excel表格
编写的程序
基本功
能是将CAD图的dwg转成dxf格式,利用dxfgrabber库读取dxf文件,程序遍历了图中文件中的线(Line)和块(Block),返回的是对应线的结点坐标并输出字典格式(方便excel
捏一把汗
·
2023-12-15 17:33
故事的功能与基本构成
故事都具备这样一般性范式:主角在自己的愿望动机驱使下开始行动—得到伙伴的帮助—遇到了敌人及其帮凶的阻碍—最终战胜了困难,达到了自己的目标,这个古老而常新的故事范式一直在繁衍后代,因为它反映了大众文艺实现自身
基本功
能的要求
河渺
·
2023-12-15 17:40
热爱与坚持相配极佳
所以在刚开始练
基本功
——垫球时,
L小小梨
·
2023-12-15 17:40
PyQt5 + QtDesigner 复刻 Windows 计算器 (二)
目标画一个计算器草稿,并实现相关的
基本功
能QtDesigner画草稿UI用QtDesigner打开calculator.ui,先在主窗口中插入24个Pushbutton将Pushbutton上的text
EachenHu
·
2023-12-15 17:07
PyQt5
学习笔记
qt
开发语言
张赢心教你零基础学唱歌用一首歌征服全场 完整课程
12组课后跟练,让你打下扎实
基本功
6首歌曲实操讲解,让你理论结合实际全程视频示范,让学习更直观、更准确课程目录第一课:做好充分准备,成为k歌之王.mp4第二课怎么解决五音不全.mp4第三课:赶快告别freestyle
乐修内容分享
·
2023-12-15 17:26
京东返利app哪个最好?京东的返现app是什么
首先,我们需要了解京东返利app的
基本功
能和特点。京东返利app通过给用户购物返还一定金额的现金或优惠券形式,从而让用户在购物过程中享受到实际的经济回报。用户只需要在京东
优惠券高省
·
2023-12-15 16:39
2020-02-13 谈谈业务能力
昨天央视主持人李梓萌上了热搜,原因是低头念急稿,毫无准备却依然行云流水,足见其
基本功
之深厚。
行动是第一生产力
·
2023-12-15 15:35
#跟宇彤老师一起学声音##语言美学声音训练营#
2020.0218S07声训营学习感悟总结一、作业完成情况1.
基本功
练习:a.气泡音:完成度一般,建议早起第一时间开始练习气泡音b.嘟音:完成度对比昨天稍好,建议在刚开始练习的时候可以一只手轻轻捏住两边嘴角
妙音_玉面小狐狸
·
2023-12-15 15:09
亲子日记第101篇
写完作业,自觉练了会舞蹈
基本功
,宝贝好棒!图片发自App
美妙宝贝
·
2023-12-15 14:13
Java锁机制、AQS、乐观锁、悲观锁、synchronized、CAS、ReentrantLock全家桶
关于线程安全一提到可能就是加锁,在面试中也是面试官百问不厌的考察点,往往能看出面试者的
基本功
和是否对线程安全有自己的思考。那锁本身是怎么去实现的呢?又有哪些加锁的方式呢?
渔火愁眠_
·
2023-12-15 13:49
Java
并发编程
锁机制
AQS
悲观锁
乐观锁
synchronized
ReentrantLock
挑战荨麻疹365天(第七十二天)
晚饭后收娃练
基本功
,不上点手段娃是不会用心的,成长路上一点都不能偷懒呀。
大头麻麻
·
2023-12-15 12:03
verilog基础语法,wire,reg,input,output,inout
在
FPGA
中的基本定义为wire,reg,input,output,inout。只有正确的认识到这些基本概念,才能进行正确的开发。
q511951451
·
2023-12-15 12:58
fpga开发
wire和reg
input和ouput
verilog语法基础-移位寄存器
本节针对移位寄存器的基本应用场景给出基本的模版,并观测
FPGA
综合后的结构图。
q511951451
·
2023-12-15 12:57
fpga开发
verilog基本语法
移位寄存器
数据延迟链
verilog基础语法-计数器
概述:计数器是
FPGA
开发中最常用的电路,列如通讯中记录时钟个数,跑马灯中时间记录,存储器中地址的控制等等。本节给出向上计数器,上下计数器以及双向计数器案例。
q511951451
·
2023-12-15 12:57
fpga开发
verilog语法基础
计数器
verilog基本语法-时序逻辑基础-记忆单元
通常不会使用锁存器来保存信息,但是在
FPGA
中,保留了大量的锁存器的功能,这是因为触发器本身是由锁存器构造成的,保留锁存器功能并不会消
q511951451
·
2023-12-15 12:45
fpga开发
verilog基本语法
数据存储单元
锁存器
触发器
寄存器
分享硬笔书法握笔姿势,看看自己的握笔方法对不对
分享硬笔书法握笔姿势,看看自己的握笔方法对不对文/成长新视点硬笔书法,是书法的一个类别,写好硬笔书法的一个
基本功
,就是握笔。握笔姿势不正确,书写时就不会流畅、自然。
成长新视点
·
2023-12-15 12:37
【【RGB LCD字符 和图片的显示实验】】
RGBLCD字符和图片的显示实验本次实验参考自《正点原子领航者ZYNQ之
FPGA
开发指南》RGBLCD字符和图片显示实验本次实验采用的板子是正点原子ZYNQ7020本次实验的大体代码可以参照上次实验的代码主要是为了学习字体取模的操作然后将其显示在屏幕上实验任务通过领航者开发板上的
ZxsLoves
·
2023-12-15 12:10
FPGA学习
图像学习
fpga开发
verilog语法基础-算术运算
FPGA
能够进行算术运算仅仅是低位的整数运算。其中性能比较好的是加法运算,减法运算,乘法运算,和左移除法运算。其中加法运算和减法运算可以看成一种运算。本节主要讨论简单的算术运算结构。
q511951451
·
2023-12-15 12:36
fpga开发
算术运算
verilog基本语法
算术运算电路结构
HI3559AV100和
FPGA
7K690T的PCIE接口调试记录-续
上文https://blog.csdn.net/fzktongyong/article/details/134963814?spm=1001.2014.3001.5501上一篇文中PCIE实测速度和理论计算有较大偏差,经过尝试后有所提升。1、提升效果1)、RC写操作,实测速度817MB/s(410+407)先前为670MB/s。2)、RC读操作,实测速度710MB/s(357+353)先前为500
雨之小
·
2023-12-15 12:04
pcie
3559
PCIE
【
FPGA
/verilog -入门学习12】Verilog可配置的PWM设计,参数传递的3种方式
需求:基于任务(task)的PWM设计仿真验证需求分析:1,需求实现可配置PWM输出(频率,占空比)2,输入,输出端口inputi_clk,//clk=50Mhzinputi_rst_n,inputi_en,outputrego_vld,//有效信号outputrego_pwm3,定义计数寄存器reg[7:0]cnt;用于计数,0~分频最大值,o_pwm在计数到0~正数占空比来临前置高,其他时间置
王者时代
·
2023-12-15 12:33
verilog
&FPGA
fpga开发
学习
vivado约束方法4
它分析了网表、时钟网络连接和现有的定时限制,以便根据《超快设计方法指南》提供建议用于
FPGA
和SoC(UG949)。以下11涵盖了三类约束页面,然后是摘要。
cckkppll
·
2023-12-15 12:03
fpga开发
西南科技大学数字电子技术实验七(4行串行累加器设计及
FPGA
实现)预习报告
一、计算/设计过程说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从抽象公式直接得出结果,不得分,页数可根据内容调整)(1)激励表现态输入次态输出双稳输入QnEFQn+1SJK000000x001010x010010x011101x10001x110110x011010x011111x0设
Myon⁶
·
2023-12-15 12:31
西科大数模电实验
fpga开发
西科大
数电实验
mutisim
西南科技大学数字电子技术实验四(基本触发器逻辑功能测试及
FPGA
的实现)
FPGA
部分
4、学会用
FPGA
实现本实验内容。
Myon⁶
·
2023-12-15 12:30
西科大数模电实验
fpga开发
mutisim
diamond
西南科技大学
数电实验
西南科技大学数字电子技术实验四(基本触发器逻辑功能测试及
FPGA
的实现)预习报告
一、计算/设计过程说明:本实验是验证性实验,计算预测验证结果。是设计性实验一定要从系统指标计算出元件参数过程,越详细越好。用公式输入法完成相关公式内容,不得贴手写图片。(注意:从抽象公式直接得出结果,不得分,页数可根据内容调整)(1)D触发器特征方程:Qn+1=D特性表:DQnQn+1100010101111(2)JK触发器特征方程特性表:JKQnQn+1000000110100011010011
Myon⁶
·
2023-12-15 12:55
西科大数模电实验
fpga开发
西南科技大学
mutisim
数电实验
FPGA
知识汇集-ASIC移植中的
FPGA
芯片划分
通常,
FPGA
单芯片难以容纳下整个ASIC设计,因此需要将整个系统划分到多颗
FPGA
芯片中运行(见图1),工程师往往需要借助原型验证平台来实现这样的目标。
FPGA技术联盟
·
2023-12-15 11:33
硬件原理设计
硬件设计
FPGA
fpga开发
人工智能
FPGA
芯片选型十步
FPGA
芯片选型十步拍明芯城拍明芯城元器件交易平台www.iczoom.com
FPGA
全称是FieldProgrammableGateArray,中文名是现场可编程门阵列,是一种硬件可重构的集成电路芯片
bk094
·
2023-12-15 11:28
fpga开发
别以为卖菜阿婆不懂财务报表
前言:出于个人对于职业生涯的规划,所以接下来一段时间里要苦练“看财报”这个
基本功
,本章内容为林明樟(MJ)所著《用生活财务就能看懂财务报表》的读书笔记。
moriniu
·
2023-12-15 11:25
特权
FPGA
学习笔记
存储器可用于异步时钟域的信号处理,双口RAM多用于交互式数据,FIFO多用于单向数据传输;以task的方式封装testbench子程序,以提高复用程度;模板中,vho是vhdl模板,veo是verilog模板;runblockautomation,实际实例化相关的处理器模块生成bdoutput之后,再生成wrapper顶层文件,再exportHardware到SDK,打开SDK后就会有文件mem_
chinxue2008
·
2023-12-15 11:55
fpga开发
学习
笔记
特权
FPGA
第二章 笔记
原本官方那本,按章顺路走,反而枯燥,重新找了一本重读。1.应用领域,与传统处理器比,实时性是一大优势;信号处理,协议接口;2.功能仿真,时序约束;3.注释应解释与实现的功能相关,而不是该语句本身;4.
chinxue2008
·
2023-12-15 11:25
fpga开发
特权
FPGA
学习笔记
门电路,省去了HDL语言的中间转换,可以看作是C向C#的演进,基于zynq面向以前使用C的开发人员,但是个人觉得,HDL存在且未被C取代,工具的着眼点就是面向底层调参,而把中间硬件参屏蔽掉,直接面向业务,
FPGA
chinxue2008
·
2023-12-15 11:25
fpga开发
学习
笔记
西南科技大学数字电子技术实验七(4行串行累加器设计及
FPGA
实现)
FPGA
部分
一、实验目的1、掌握基于Verilog语言的diamond工具设计全流程。2、熟悉、应用VerilogHDL描述数字电路。3、掌握VerilogHDL的组合和时序逻辑电路的设计方法。4、掌握“小脚丫”开发板的使用方法。二、实验原理三、程序清单(每条语句必须包括注释或在开发窗口注释后截图)逻辑代码:moduletotal_sum(inputwirerst,y,k,outputwiresum,outp
Myon⁶
·
2023-12-15 11:46
数电实验
fpga开发
西南科技大学
数电实验
mutisim
数字电子技术
数字滤波器:MATLAB常用函数
数字滤波器:MATLAB常用函数数字滤波器的MATLAB与
FPGA
实现AlteraVerilog版第2版MATLAB预备函数知识1MATLAB常用的信号产生函数 在进行数字信号处理仿真或设计时,经常需要产生随机信号
小小低头哥
·
2023-12-15 10:54
matlab
fpga开发
开发语言
【Verilog】
FPGA
程序设计---Verilog基础知识
目录Verilog和VHDL区别Verilog和C的区别Verilog基础知识1Verilog的逻辑值2Verilog的标识符3Verilog的数字进制格式4Verilog的数据类型1)寄存器类型2)线网类型3)参数类型5Verilog的运算符1)算术运算符2)关系运算符3)逻辑运算符4)条件运算符5)位运算符6)移位运算符7)拼接运算符8)运算符的优先级Verilog程序框架1注释2关键字3程序
无损检测小白白
·
2023-12-15 10:21
fpga开发
Quartus II + Modelsim 脚本仿真
软件版本:Intel®Quartus®PrimeDesignSuite:23.2方式参考附件Intel官方文档:Questa*-Intel®
FPGA
EditionQuick-Start:Intel®Quartus
GBXLUO
·
2023-12-15 10:20
FPGA
fpga开发
【
FPGA
】数字电路设计基础
在IC/
FPGA
逻辑设计里面,一般只能处理数字信号,当然,现在有一些高端的
FPGA
,
无损检测小白白
·
2023-12-15 10:41
fpga开发
上一页
50
51
52
53
54
55
56
57
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他