FPGA学习总结

为什么时序逻辑电路会落后一拍？

FPGA初学者可能经常听到一句话：“时序逻辑电路，或者说用<=输出的电路会延迟（落后）一个时钟周期。”但在仿真过程中经常会发现不符合这一“定律”的现象–明明是在仿真时序逻辑，怎么输出不会落后一拍？
单刀FPGA·2024-01-29 13:30

数字式竞赛抢答器(基于Quartus的原理图设计)FPGA

数字式竞赛抢答器(基于Quartus的原理图设计)FPGA一.设计思路二.实现过程1.第一信号鉴别锁存模块+犯规电路(1)使用器件74175，带公共时钟和复位四D触发器(2)原理a.比赛开始前，主持人复位按钮
月月如常·2024-01-29 13:30

【FPGA】Verilog描述电路的三种方式（结构化、数据流和行为化）

前言众所周知，Verilog是作为一种HDL（HardwareDescriptionLanguage，硬件描述语言）出现的，它的主要功能是在不同的抽象层级上描述电路，从而实现电路设计。那么到底该如何描述电路？Verilog提供了3种不同的方式：结构化描述方式（结构模型，StructuralModeling）数据流描述方式（数据模型，Dataflowmodeling）行为级描述方式（行为模型，Beh
单刀FPGA·2024-01-29 13:59

xilinx FPGA 除法器ip核（divider）的使用（VHDL&Vivado）

一、创建除法ip核vivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2
坚持每天写程序·2024-01-29 13:58

FPGA原理与结构（8）——块RAM（Block RAM,BRAM）

系列文章目录：FPGA原理与结构（0）——目录与传送门一、BRAM简介大家对于RAM应该并不陌生，RAM就是一张可读可写的存储表，它经常被拿来与ROM进行对比，相比之下，ROM只可读。
apple_ttt·2024-01-29 13:28

FPGA 通过 UDP 以太网传输 JPEG 压缩图片

FPGA通过UDP以太网传输JPEG压缩图片简介在FPGA上实现了JPEG压缩和UDP以太网传输。
OpenFPGA·2024-01-29 13:23

使用pyecharts绘制词云图

2.Pyecharts简介3.词云图的含义二、.操作步骤1.引用库2.数据预处理3.输出结果三、词云图学习总结：一、前言：1.什么是数据可视化？
db_wmz_2032·2024-01-29 13:19

AI 黑科技，老照片修复，模糊变高清

我拿“自己”的旧照片试了一下，先看效果对比：右侧为修复后只看人脸部分GFPGANhttps://arxiv.org/pdf/2101.04061.pdfFPGAN算法由腾讯PCGARC实验室提出，其相关论文已被
统计学家·2024-01-29 11:04

Spring学习总结

1.SpringBean生命周期实例化->设置属性->调用BeranNameAware方法setBeanName->调用beanFactoryAware方法setbeanFactory->调用ApplicationContextAware的setApplicationContext方法->调用BeanPostProcess的前置方法-->调用intializingBean的afterPropert
MysticBoy·2024-01-29 09:32

（自用）learnOpenGL学习总结-高级OpenGL-混合

混合blending其实就是透明度的意思，在这之前一个图片png格式会有4个通道，最后一个通道就是透明度，他的颜色是由自己的颜色和后面的颜色一起确定的，一般来说设置为1（完全由自己颜色决定），0.25的意思是自己决定25%。丢弃片段-小草就像是抠图一样，现在我想给一个场景加上小草但是我不需要创建一个叫做草的东西，我只需要把草的贴图贴在一个2D四边形上就行。但是我只想显示草，不像显示四边形其他部分，
NatsuKiiiiii·2024-01-29 08:47

（自用）learnOpenGL学习总结-高级OpenGL-帧缓冲Framebuffers

我们在之前使用了很多缓冲了：颜色缓冲、深度缓冲、模板缓冲。这些缓冲结合起来叫做帧缓冲，其实也能从名字理解，每一帧屏幕都需要不断更新画面，对应的缓冲也需要更新。不过上面这些都是在默认的缓冲里面做的，现在我们可以自定义帧缓冲方式。创建帧缓冲和之前的VBO一样，我们生成VBO需要通过glGenBuffer，帧缓冲也一样unsignedintfbo;glGenFramebuffers(1,&fbo);//
NatsuKiiiiii·2024-01-29 08:47

（自用）learnOpenGL学习总结-高级OpenGL-模板测试

模板测试模板测试简单来说就是一个mask，根据你的mask来保留或者丢弃片段。那么可以用来显示什么功能呢？剪切，镂空、透明度等操作。和深度缓冲的关系是：先片段着色器，然后进入深度测试，最后加入模板测试。模板测试是根据又一个缓冲来进行的，它叫做模板缓冲(StencilBuffer)，我们可以在渲染的时候更新它来获得一些很有意思的效果。具体流程为：启用模板缓冲渲染物体，loop中更新模板内容禁用模板缓
NatsuKiiiiii·2024-01-29 08:17

（自用）learnOpenGL学习总结-高级OpenGL-立方体贴图

ok终于来到了立方体贴图了，在这里面我们可以加入好看的天空包围盒，这样的画我们的背景就不再是黑色的了！首先，立方体贴图和前面的sampler2D贴图一样，不过是6个2D组成的立方体而已。那么为什么要把6个组合在一起呢？立方体贴图可以通过一个方向向量来进行索引（或者说采样）。什么意思？我们类比一下，之前在一个2D面上我们通过uv纹理坐标来找到对应的纹理值对吧。这里也一样，不过是通过一个方向向量来获得
NatsuKiiiiii·2024-01-29 08:15

单板计算机(SBC)-片上系统(SOC)嵌入式C++和FPGA(VHDL)

要点：片上系统/单板计算机嵌入式C++及VHDL编程单板计算机(RaspberryPi)C++实现MQTT监控房间门锁，灯光，并使用RESTful提示状态单板计算机(ESP8266)C++无线网络MQTT土壤湿度监测仪，实现HTTP服务器，创建网页版监控界面，构建ESP8266监控固件，单板计算机集成到IP网络，添加二氧化碳检测传感器，使用GPIO和PWM控制继电器和直流压控风扇片上系统(SOC)
亚图跨际·2024-01-29 08:26

南京观海微电子---如何减少时序报告中的逻辑延迟

1.引言在FPGA逻辑电路设计中，FPGA设计能达到的最高性能往往由以下因素决定：▪工作时钟偏移和时钟不确定性；▪逻辑延迟：在一个时钟周期内信号经过的逻辑量；▪网络或路径延迟：Vivado布局布线后引入的延迟量
9亿少女的噩梦·2024-01-29 08:24

模糊(逻辑)控制

模糊控制经典问题学习总结参看博客：模糊推理控制系统——python重在理解'''#参看博客:https://blog.csdn.net/weixin_45902276/article/details/116454201
qq_42584216·2024-01-29 06:52

HPS SoC和FPGA联合使用例程

本教程演示了如何使用HPS/ARM与FPGA进行通信。我们将为DE10标准开发板介绍如何根据官方的DE10_Standard_GHRD工程开发出自己的My_GRHD工程。
zhou_sking·2024-01-29 05:41

FPGA中的HPS

使用轻量级HPS-to-FPGA桥接器连接需要由HPS控制的IP（轻量级HPS到FPGA桥接器允许HPS中的主设备访问SoC器件的FPGA部分中的内存映射控制的从端口。
whocarea·2024-01-29 05:41

quartus如何烧写FPGA程序

1.连接好JTAG线，点击烧写按钮2.选择USB串口3.生成jic文件，点击File-CoventProgrammingFile...-根据芯片型号选择正确的4.删除旧版本程序，添加新版程序4.勾选前两项
徐徐如风XR·2024-01-29 05:41

Quartus FPGA JTAG配置芯片固化(Cyclone IV）

CycloneIV配置芯片固化FPGA有三种配置下载方式：主动配置方式(AS)，被动配置方式(PS)和最常用的基于JTAG的配置方式。
闲庭信步sss·2024-01-29 05:09

Modelsim SE 10.5安装教程

大学老师爱教VHDL语言，但是进入社会以后，基本都是VerilogHDL语言，简单易学，建议用Verilog来仿真与做FPGA工程。一、资源：Modelsim_
GBXLUO·2024-01-29 05:08

FPGA硬核与软核处理器有什么区别和联系？

关注、星标公众号，直达精彩内容作者：wcc149软核处理器SOPC技术，即软核处理器，最早是由Altera公司提出来的，它是基于FPGA的SOC片上系统设计技术。
Hack电子·2024-01-29 05:33

quartus烧写文件pof sof jic区别

quartus烧写文件有三种格式，分别是pof，sof和jicpof是在AS模式下通过jtag写到fpga外挂的配置芯片中，不会掉电擦除，要不然成sram了，但是不能调试。
JingZhe_HengJing·2024-01-29 05:33

Quartus生成烧录到FPGA板载Flash的jic文件

简要说明：Altera的FPGA芯片有两种基本分类，一类是纯FPGA，另一类是FPGA+Soc（Systemonchip)，也就是FPGA+HPS（HardProcessorSystem，硬核处理器），
GBXLUO·2024-01-29 05:02

2022年5月7日学习总结

春蕾第三幼儿园李朋一、感悟今天的学习让我知道，在教育孩子时我们的奖励方式有三种：1.有形的奖励2.语言的表扬3.特权。而在我的养育孩子的过程中，有形奖励较多。二、新知1.家长应根据孩特点，不断创新激励方式，不要单纯在物质方面进行刺激，精神方面的鼓励更应受到重视。精神激励孩子的方法有语言和行为两种。三、实践今后争取让孩子养成一个内在的动力，用鼓励替代表扬。让孩子在没有奖励和掌声的环境下去学习。
春来_6001·2024-01-29 04:15

2018/07/31 刘月林学习总结

一、时间记录0730-0820洗漱吃早饭0820-1200sketch适配1200-1240午饭1240-1340午休1340-1730sketch适配1730-1740上传GitHub1740-1800晚饭1820-2110线下活动运营学习、sketch实例II学习2110-2125回家2125-2150洗澡2150-2430完成sketch实例II以及代码实现2430-2440俯卧撑*1002
刘月林Yuelin_MELB·2024-01-29 02:49

xilinx基础篇Ⅱ（2）vivado2017.4软件使用

1.打开软件，选择新建工程2.确认创建新工程3.选择创建工程名及路径4.选择创建工程类型，一般选择RTL5.选择FPGA芯片型号6.以下为工程概况，其中框中为选择的芯片型号，点击finish7.添加Xilinx
Roy-e·2024-01-29 02:00

vivado 2018.3 烧写固化FPGA verilog代码以及出现的问题解决

vivado一般是与SDK同时使用的，像zynq系列，通过SDK烧写固化代码很方便，但是有的时候比如本人目前使用的是XC7K325TFPGA进行的开发，不会用到SDK软件，所以烧写固化代码想通过vivado
cckkppll·2024-01-29 02:29

【加速计算】从硬件、软件到网络互联，AI时代下的加速计算技术

接下来，我们将回顾和梳理常见的硬件加速器，如GPU、ASIC、TPU、FPGA等，以及如CUDA、OpenCL等软件
沐风—云端行者·2024-01-28 23:10

HCIA-学习总结

一、OSI七层模型OSI七层模型是一种网络通信协议的参考模型，它将网络通信协议分为七个层次，每个层次都有自己的功能和协议。这七个层次分别是：1.物理层（PhysicalLayer）：负责传输比特流，即0和1的电信号，以及定义物理设备的接口标准和传输介质。2.数据链路层（DataLinkLayer）：负责将比特流组织成帧，进行差错检测和纠正，以及定义物理设备之间的通信规则。3.网络层（Network
悲伤的缠绵·2024-01-28 21:32

从中兴事件到中美教育...

直到有一天，一位已准备入职的FPGA工程师告诉我，因为中兴事件的影响，他决定将芯片研究作为自己未来的职业
Linda姐·2024-01-28 20:53

2020年3月学习总结第一季

前序子曰：“学而时习之，不亦乐乎。”子曰：“温故而知新，可以为师矣。”借朋友的一句发问：“你上学时候有没有这么认真哦！？”起初听了这话很是愤慨，觉得人家是在嘲笑我装模作样，不是真的把“学”放在前面！但是通过学习才有所察觉，懂得了孔老夫子讲“耳顺”的道理！此刻在我的理解“耳顺”其实也是一个自省的过程，听了别人对自己的评判和质疑，先升起的不应该是情绪和不理智，而是反观自己有没有人家说的那么回事！随之发
贞茹·2024-01-28 18:42

ORB-SLAM2论文总结

ORB-SLAM2学文学习总结1系统概述2加速特征点匹配策略2.1词袋模型加速匹配2.2恒速运动模型加速匹配3系统原理详解3.1初始化3.2跟踪线程3.3局部建图线程3.4回环检测线程4一些总结4.1单目
Mr.Qin_·2024-01-28 18:01

项目式学习总结

项目式学习几年前听过，考察过，非常的高大上，而且非常之贵。哪怕只参加一个暑期的项目制学习也要花费五到十万。今天听璐瑶妈妈讲项目式学习，感觉醍醐灌顶，瞬间清晰很多。孩子们以往的学习，无论是画画，主持人，舞蹈，还有孩子在校的写作文都已经套路化。就像我参加了一个写作班，也有速成班，关于写作技巧，格式等。在短时间内会有一定的效果，可是长远来看并不是孩子或者我们真正所需的。我们真正所需的是创新和创造。而创新
赵培_cc44·2024-01-28 17:54

关于dc综合问题

1.dc综合避免latch的产生Latch的主要危害有：1）输入状态可能多次变化，容易产生毛刺，增加了下一级电路的不确定性；2）在大部分FPGA的资源中，可能需要比触发器更多的资源去实现Latch结构；
heureu-x,-se·2024-01-28 14:52

ac3165 linux驱动_[干货]手把手教你用Zedboard学习Linux移植和驱动开发

部分硬件设计中需要CPU完成对电路寄存器的配置，为了完成Zedboard对FPGA上部分寄存器的配置功能，可以在PS单元(处理器系统)上运行裸机程序(无操作系统支持)完成和PL单元(FPGA部分)的数据交互功能
weixin_39616090·2024-01-28 13:17

【正点原子FPGA连载】第二十五章设备树下的LED驱动实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Linux开发指南

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?id=6924508746703）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-340252-1-1.html第二十五章设备树下的LED驱动实验上一章我们详细的讲解了设备树语法以及在驱动开发中常用的OF函数，本章我们就开始第一个
正点原子·2024-01-28 13:46

[AG32VF407]国产MCU+FPGA 使用I2C测试陀螺仪MPU6050

视频讲解[AG32VF407]国产MCU+FPGA使用I2C测试陀螺仪MPU6050实验过程查看原理图中定义的I2C的管脚，PB0和PB1在board.ve中定义的引脚功能I2C0_SDAPIN_36I2C0
LitchiCheng·2024-01-28 13:16

基于QC-LDPC编码的循环移位网络的FPGA实现

一、桶式移位寄存器(barrelshifter)八位桶式移位寄存器的VHDL实现如下，由于每一层结构相似，于是采用生成语句for_generate实现，使用该代码实现的RTL级分析和理论的结构一致，仿真结果也符合预期。entitybarrel_shiftisGENERIC(DATA_WIDTH:INTEGER:=8;CTRL_WIDTH:INTEGER:=3);Port(DATA_IN:INSTD
泽_禹·2024-01-28 13:15

FPGA HDMI IP之DDC(本质I2C协议)通道学习

目的：使用KingstVIS逻辑分析仪软件分析HDMI的DDC通道传输的SCDC数据（遵循I2C协议），同时学习了解SCDC的寄存器与I2C通信协议。部分英文缩写：HDMIHighDefinitionMulti-mediaInterface高清多媒体接口DDCDisplayDataChannel显示数据通道SCDCStatusandControlDataChannel状态和控制数据通道一、资源：参
GBXLUO·2024-01-28 13:44

FPGA----ZCU106基于axi-hp通道的pl与ps数据交互（全网唯一最详）

1、大家好，今天给大家带来的内容是，基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧（PS侧数据发送至PL侧并没有实现，但是保留了PL读取PS测数据的接口）2、如果大家用到SoC这种高级功能，那大家应该对于AXI4协议已经很熟悉了，但本文侧重点为初学者直接提供可以上手的硬件实验，大佬请忽略。3、AXI4协议的基础内容：之前对于AXI4协议已经做过一些总结，但是总结的不好，下面重新进
发光的沙子·2024-01-28 13:44

国产FPGA(AG32VF407 AGRV2K)LED程序控制D3闪烁

视频讲解[AG32VF407]国产MCU+FPGALED程序控制D3闪烁及演示实验过程本次测试用的源文件为E:\tech\AGM-AG32VF\sdk-release\AgRV_pio\platforms
LitchiCheng·2024-01-28 13:41

曼陀罗学习总结。

三天的曼陀罗学习结束了，想想到底有怎样的收获呢？从2018年10月底开始学习心理学到现在，整整两年的时间。就像薄老师说的，刚开始学习慢慢的就成瘾了，喜欢泡在课程中。也可能是为了逃避生活吧。去年一年都在课程中泡着。今年因为疫情没有出去。就在上周末为学习曼陀罗心理治疗师去了济南三天。因为提前有对曼陀罗了解，而且也和永红姐做了13场的曼陀罗沙龙。所以在上课中对各种主题的绘画并不陌生，感觉自己有时候是带着
我值得拥有最美好的一切·2024-01-28 12:27

学号20189220余超 2018-2019-2 《密码与安全新技术专题》第一周作业

-2019-2《密码与安全新技术专题》第一周作业课程：《密码与安全新技术专题》班级：1892姓名：余超学号：20189220上课教师：谢四江上课日期：2019年2月26日必修/选修：选修1.本次讲座的学习总结本次讲座主要学习了网络安全以及网络内容安全相关的知识
dichuo8215·2024-01-28 09:48

最实用的培训——洛阳师范学院送教下乡培训学习总结

伊川县实验中学王秀锋当我们的坊主刘老师通知我要参加洛阳师院送教下乡八天的培训学习时，我没有犹豫就答应了。今年的国培在线学习，从选课到老师的讲解，都是贴合教学实际，具有特别重要的实用性。特别是北京四中刘薇老师对部编版教材的解读，让我耳目一新，大大地拓宽了自己的眼界。果然这八天的培训学习，更是锦上添花，让我受益匪浅。一、紧扣教学解答疑惑不管是第一天来讲解评课和作文教学的王长丽老师，还是最后两天来为我们
王秀锋·2024-01-28 08:37

我的成长变化——2020——2021学年学习总结

尊敬的韦校长您好！尊敬的各位院长、亲爱的同学们：大家好！我是来自山东潍坊的刘景香，是韦志中心理学网校的四届老学员，我是2017年经鄢妮老师介绍进入网校的，跟随至今，并延时到明年网校关闭。四年时间里，2020到2021学年，是我进步最快、成长最为迅速的一年。我很感恩遇见韦老师！感恩各位院长的引领！接下来我梳理一下自己一年来的成长情况。一、听课学习，紧跟网校进度，推荐学员进入网校共同学习2020年我同
小渡刘景香·2024-01-28 07:21

python：Fastapi - Middleware(中间件)

简单唠一些最近有些忙，时间不怎富裕，学习总结也落下了，今天总结了一些，咱们继续书接上文。继上篇文章主要唠了安全性的一部分知识(后续再补一些知识)，今天主要聊下中间件。
番茄牛腩不吃番茄·2024-01-28 06:15

三月英语学习总结

英语学习，没有动力，毕竟不是刚需。自己本来想，每十天记录一次英语的学习情况，但是没有做到。看来要降低目标，从一个月一次开始做，做记录。一、提高重视度英语当成以后要用到的必备工具英文来获取国外的第一手新闻在英语的学习中能提高语言的使用能力很多著名作者就掌握了多种语言二、相关软件的学习情况时间的投入情况，要用番茄todo进行记录。（一）流利说学完1个月，最近就没有动了。定期打开学习小话题。（二）学习强
孙栋的故事·2024-01-28 05:57

【FPGA】7系列 FPGA时钟资源及时钟IP核配置 Xilinx

7系列FPGA时钟资源及时钟IP核配置Xilinx7系列时钟资源1.分类全局时钟，区域时钟2.7系列时钟结构ClockBackbone：全局时钟线将芯片分成左右两个时钟区域；HorizontalCenter
原地打转的瑞哥·2024-01-28 05:23

FPGA 时钟资源

一：时钟分类A.外部时钟外部时钟是指时钟信号的来源是在FPGA芯片的外部。通常来说，外部时钟源对FPGA设计来说是必需的，因为一般FPGA芯片内部没有能够产生供内部逻辑使用的时钟信号的选频和激励电路。
燎原星火*·2024-01-28 05:21
上一页 10 11 12 13 14 15 16 17 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他