FPGA学习总结

高级英才14天父母实践打卡 第三天

今晚我在听肖老师对前二天的学习总结，女儿很好奇地走过来，并点开了一张思维导图。我问她
贝壳_4863·2024-01-31 00:01

（自用）learnOpenGL学习总结-高级OpenGL-几何着色器

在顶点着色器和片段着色器中间还有一个几何着色器。几何着色器的输入是一个图元的一组顶点，在几何着色器中进行任意变换之后再给片段着色器，可以变成完全不一样的图元、可以生成更多的顶点。#version330corelayout(points)in;layout(line_strip,max_vertices=2)out;voidmain(){gl_Position=gl_in[0].gl_Positio
NatsuKiiiiii·2024-01-30 22:30

（自用）learnOpenGL学习总结-高级OpenGL-抗锯齿

MSAA光栅器会将一个图元的所有顶点作为输入，并将它转换为一系列的片段。顶点坐标理论上可以取任意值，但片段不行，因为它们受限于你窗口的分辨率。顶点坐标与片段之间几乎永远也不会有一对一的映射，所以光栅器必须以某种方式来决定每个顶点最终所在的片段/屏幕坐标。每个像素的中心包含有一个采样点(SamplePoint)，它会被用来决定这个三角形是否遮盖了某个像素。图中红色的采样点被三角形所遮盖，在每一个遮住
NatsuKiiiiii·2024-01-30 22:29

线性代数---------学习总结

线性代数之行列式行列式的几条重要的性质1.某两行某两列交换位置之后，值变号2.行列式转置，值不变3.范德蒙德行列式，用不同行的公比做一系列的累乘运算4.把某一行的行列式加到另一行上，利用他们之间的倍数关系，转化成上三角行列式，利用对角线乘积得出行列式的值5.当行列式的某一行有公共因子的时候，可以提供因子，但是一次只能提一个，否则会出现错误6.行列式的某行或某列相等，或者成比例行列式的值为零7.通过
阑梦清川·2024-01-30 21:20

给大家推荐一款非常好用的双路FOC开发板(AuroraFOC)

作者：公众号FPGA之旅二.PCB介绍STM32F405RGT6主控两路FOC电机驱动，支持MR30和SH1.0两种接口，四路电流采样电路,两路SPI/IIC编码器接口USB接口CAN接口外部FL
FPGA之旅·2024-01-30 21:06

旋转编码器SIQ-02FVS3驱动(AuroraFOC)

开发环境STM32CubeMXHAL库Clion作者:FPGA之旅(ValentineHP)二.原理(图)介绍旋转编码器按键原理图如下，它有左旋转、右旋转和按下这三种状态。
FPGA之旅·2024-01-30 21:06

嵌牛6

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88775286【嵌牛导读】本文是TCP发送
李泽浩·2024-01-30 20:39

月度检视

月度检视-2021-10没有反思的人生不值得过—苏格拉底本月目标：1:早起6点之前2：运动每周3次3：学习总结：每天20分钟以上目标1:早起6点之前，本月多次超过6点起床，平均起床时间6：15。
12db00fcb5dd·2024-01-30 19:20

【INTEL（ALTERA）】为什么 niosv-download 实用程序无法下载 NiosV 处理器应用程序 ELF 文件

说明当您执行以下任务时，英特尔®Quartus®PrimeProEdition软件版本21.3和21.4中会显示以下错误消息：使用niosv-download实用程序将Nios®V处理器应用程序ELF文件下载到英特尔®FPGAs
神仙约架·2024-01-30 15:44

【INTEL（ALTERA）】JESD204C FPGA IP绑定硬件设计在连接过程中有时会失败

说明由于英特尔®Quartus®PrimeProEdition软件版本21.4中存在问题，您可能会看到JESD204C英特尔®FPGAIP绑定硬件设计有时会在启动时无法链接。
神仙约架·2024-01-30 15:44

[视频处理]关于视频处理的多画面样式

后续补充文章【图像处理】使用FPGA实现视频多画面的方案多画面样式
神仙约架·2024-01-30 15:43

【INTEL（ALTERA）】为什么 F-tile Serial Lite IV FPGA IP 设计示例会失败

说明由于IntelAgilex®7FPGAI系列收发器-SoC开发套件的时钟控制器GUI存在问题，当您需要配置芯片Si5332的OUT1时钟频率时，您可能会发现F-tileSerialLiteIV英特尔
神仙约架·2024-01-30 15:07

现代数字信号处理介绍

实现验证方式有DSP，FPGA，以及PC端matlab仿真，python仿真方法加我微信hezkz17，可申请加入数字音频系统研究开发交流答疑群。
周南音频科技教育学院(AI湖湘学派)·2024-01-30 12:22

03 Verilog HDL 语法

VerilogHDL可以在较短的时间内学习和掌握，目前已经在FPGA开发/IC设计领域占据绝对的领导地位。VerilogHDL的基本语法Verilog的逻辑值逻辑电路中有四种值，
lf282481431·2024-01-30 12:41

2024 IC FPGA 岗位 校招面试记录

本人的话，研究生期间所做的项目都是跟FPGA相关，并未参与ASIC芯片设计相关的项目。HR面试不记录在内，只记录跟技术面沾边的一些问题。联发科技实习一面岗位：I
在路上-正出发·2024-01-30 11:04

STM32与FPGA实现以太网功能--ping

②FPGA与88E6320的另一个RMII接口连接，使用UDP实现业务数据传输。③stm32与FPGA中MAC地址不同，但是IP使用相同结果：1、在局域网点对点通信正常。
weixin_41719055·2024-01-30 09:37

新手如何学习学嵌入式开发？

这个问题相信是困扰所有嵌入式初学者的难题，下面的内容是嵌入式学习必学的：C语言;C++;操作系统;计算机组成原理;linux编程;51单片机;arm;硬件编程语言(FPGA);模拟电路&数字电路。
华清远见成都中心·2024-01-30 08:56

嵌入式开发需要学mysql吗_学习嵌入式开发需要学习哪些课程？如何学习？

所学习的内容会有所区别，但是无论是哪个方向，学习嵌入式开发的必学课程有：一：嵌入式开发的必学课程1、C语言2、C++3、操作系统4、计算机组成原理5、linux编程6、51单片机7、arm8、硬件编程语言(FPGA
jimwalk2014·2024-01-30 08:55

FPGA学习之嵌入式硬件系统（SOPC）概述（软硬件设计）

FPGA学习之嵌入式硬件系统（SOPC）概述（软硬件设计）首先我们知道FPGA可以实现充当完整微处理器的逻辑，并且提供许多灵活性选项。下图体现出FPGA器件为何是现场可编辑门阵列器件。
硬件嘟嘟嘟·2024-01-30 08:53

应届生把FPGA学到什么程度可以找工作？

在FPGA（Field-ProgrammableGateArray）领域找到工作通常需要一定的基础知识和专业技能。那应届生把FPGA学到什么程度可以找工作？
宸极FPGA_IC·2024-01-30 08:13

对嵌入式FPGA的详解

嵌入式FPGA(eFPGA)是指将一个或多个FPGA以IP的形式嵌入ASIC，ASSP或SoC等芯片中。换句话说，eFPG
C123001·2024-01-30 08:42

学fpga和还是嵌入式?

2、FPGA：它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物，是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克
宸极FPGA_IC·2024-01-30 08:40

莺子20180125复盘day74

当妈的要挤出些可控时间真心不容易啊学习总结:今天寄出两个半小时，完成了审计的目标，如果连会计目标也完成的至少一天得找出4个小时的可控时间噢，非常有难度学习状态进入:有目标有压力后，一个人的时候进入状态比较快写作总结
莺子_3f93·2024-01-30 08:51

filenet市值将在2023年超过比特币，区块链有ipfs会更好

从2008年比特币诞生之初开始，数字货币的“挖矿”经历了五个时代：CPU挖矿，GPU挖矿，FPGA挖矿，ASIC挖矿，大规模集群挖矿。
区小楼·2024-01-30 07:35

基于FPGA实现Aurora高速串行接口

0本文目录1）Aurora简介2）FPGA简介3）系统设计4）逻辑设计5）模块设计6）AuroraIP核简介7）AuroraIP核定制8）Aurora协议特点9）结束语1Aurora简介1）采用并行方式传输高速的数据流有很多设计难点
宁静致远dream·2024-01-30 07:49

FPGA光纤Aurora_8B_10B

本章基于Vivado开发工具中Aurora的IP核进行验证。本章包括了光纤眼图的验证、单个Aurora核下板验证、两个Aurora核下板验证。光纤接口眼图验证在协议的选项中，本次实验采用的是Custom（自定义模式）。LineRate（行速率）选项在QPLL/CPLL都支持的情况下带宽为0.6Gb/s到6.5Gb/s，本次实验选择了带宽3.125Gb/s。米联客发板的输入的差分时钟为156.250
小五头·2024-01-30 07:14

使用react修改ant design默认样式|自定义

写在前面：本文作为本人学习总结之用，同时分享给大家~个人前端博客网站：zhangqiang.hk.cn欢迎加入博主的前端学习qq交流群：：706947563，专注前端开发，共同学习进步！
潜心专研的小张同学·2024-01-30 06:52

JavaScript学习总结(3) —— 类型转换

3.类型转换JS中类型转换只有三种情况，分别是转换为布尔值【Boolean（）】转换为数字【Number（）、parseInt()、parseFalse()】转换为字符串【String()、str.toString()】3.1转Boolean在条件判断时，除了undefined，null，false，NaN，''，0，-0，其他所有值都转为true，包括所有对象。3.2对象转基本类型对象在转换基本
Frio_·2024-01-30 03:21

1.29学习总结

并查集1.并查集2.亲戚3.朋友（STL+并查集）4.集合（质数筛+并查集）5.修复公路（并查集+结构体排序）搜索1.机器人搬重物(BFS)树状数组1.树状数组1（单点修改，区间查询）2.树状数组2(区间修改，单点查询)并查集并查集的效率很高，复杂度在O（logn），操作简短，主要是初始化，寻找函数find，合并函数union并查集https://www.luogu.com.cn/problem/
啊这泪目了·2024-01-30 02:09

1.28学习总结

队列：1.求区间所有后缀最大值的位置（单调队列）搜索：1.天下第一（记忆化）2.拯救oibh总部（DFS+连通性问题）3.国王的魔镜（递归）4.回家（BFS+三维的标记）5.取数游戏(DFS)6.数的划分（递归）求区间所有后缀最大值的位置https://www.luogu.com.cn/problem/B3667题目描述给定一个长度为�n的数列�a，对于其中每个长度为�k的子区间，请你求出这个这个
啊这泪目了·2024-01-30 02:39

Pikachu靶场之越权漏洞详解

Pikachu靶场之越权漏洞详解前言逻辑越权漏洞简述漏洞描述漏洞原因漏洞分类水平越权垂直越权权限框架缺陷如何防御第一关水平越权问题分析尝试防御第二关垂直越权问题分析尝试防御前言本篇文章用于巩固对自己逻辑越权漏洞的学习总结
caker丶·2024-01-30 02:54

redis 01：Redis核心数据结构与高性能原理

Redis安装二、Redis的单线程和高性能三、Redis五种数据结构3.1String3.2Hash结构3.3List结构3.4Set结构3.5ZSet四、安装好redis后需要设置密码以下均来之图灵学院的学习总结
严严严的博客·2024-01-30 02:16

线性代数--------学习总结

高斯消去法：对于任意的矩阵，总是能够利用倍加和行变换的方法变化成为阶梯形矩阵（每一行第一个非零元叫做主元，他所在的列就叫做主列------每一行的主列都在他上方任意一行主列的右边）和行简化阶梯矩阵（主元都是1，每一个列除了主元，其他的元素都是0）。系数矩阵和等式右边的结果组成的矩阵叫做增广矩阵，列出该矩阵之后，表示出来主元，就得到了方程组的解，约定选择下标小的作为主元）一个定理：对于形如ax=b，
阑梦清川·2024-01-29 21:06

“悟”第一天学习总结

怀着期盼的心情来学习了，充实而又收获满满的一天，我总结下今天的所学所感。“悟”一个心字旁，一个吾，就是我在我心中，心中有我，了解到这里就想到怎样才能做到心中有我，就是让自己快乐，让自己轻松，学习了快乐分为三种，条件式快乐，竞争式快乐，无条件快乐。从前我的快乐都是条件式的快乐，比较固化并且快乐还不长久，我想要无条件快乐，冯友兰先生曾说过人有四大境界，自然境界，功利境界，道德境界，天地境界，每一种境界
宇宇妈妈_e088·2024-01-29 21:25

《管理、管理者和管理者的工作》学习总结

连续培训了4天，只是在抽空的时间学习了本篇文章，发现前面部分是“什么是管理”“谁是管理者”以及“管理者的新定义”，这部分应该算是重读了，其中印象最深刻的还是“昆虫”类企业结构和“脊椎动物”类企业结构的演变，以及管理者的旧定义和新定义。本篇文章应该说学到了两个知识点一：管理者的两项具体任务：1：创造出一个真正的整体，大于各个组成部分的总和的整体。简单来说就是实现1+1>2的效果，不是简单拼凑起来的组
ff8701c88ad3·2024-01-29 17:44

ISE中逻辑分析仪ChipScope的使用

基本上采用了典型外部逻辑分析仪的理念和功能，却无需额外的逻辑分析设备、测试I/O、电路板走线和探点，只要建立一个对应的文件并做相关设置后，与当前工程捆绑编译，用一根JTAG接口的下载电缆连接到要调试的FPGA
YprgDay·2024-01-29 15:47

Vivado中嵌入式逻辑分析仪ILA的使用（2）

FPGA综合出来的电路都在芯片内部，基本上是没法用示波器或者逻辑分析仪器去测量信号的，所以xilinx等厂家就发明了内置的逻辑分析仪。
Pilgrim2017·2024-01-29 15:16

【FPGA】：ip核--Divider(除法器)

本文转自：【FPGA】：ip核–Divider(除法器)二、Divider(除法器)概述除法器顾名思义，用来做除法运算。
岁岁人如旧·2024-01-29 13:10

FPGA逻辑资源评估之BRAM（以Xilinx为例）

在FPGA逻辑设计时，需要参考所需逻辑资源对FPGA进行选型，其中一项就是对BRAM的评估，在这里以xilinxUltraSCALE+系列FPGA为例，对BRAM进行简单介绍。
wkonghua·2024-01-29 13:38

FPGA实现八位数字抢答器设计

一.设计要求八位数字抢答器设计要求：抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。设置一个系统清除和抢答控制开关S，该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如,30秒）。当主持人启动"开始"键后，定时器进行减计时，同时扬声器发出短暂
FPGA之旅·2024-01-29 13:08

FPGA抢答器设计

设计一抢答器，要求如下：抢答台数为6；具有抢答开始后20s倒计时，20秒倒计时后6人抢答显示超时，并报警；能显示超前抢答台号并显示犯规报警；系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声响起，直至该路按键松开，显示牌显示该路抢答台号。clk时钟信号b1~b6抢答按钮reset复位按钮shield屏蔽标志位stop倒计时暂停标志位show显示器alarm1
wef@~@·2024-01-29 13:38

URAM和BRAM 的区别

无论是7系列FPGA、UltraScale还是UltraScalePlus系列FPGA，都包含BlockRAM（BRAM），但只有UltraScalePlus芯片有UltraRAM也就是我们所说的URAM
shenlansee·2024-01-29 13:37

Xilinx FPGA BRAM使用方法

BRAM使用方法在利用fpga进行数据处理的过程中，对高速数据采集或者传输的过程中，需要对数据尽心缓存，缓存一般有两种不同的方法，一种是FIFO，一种是RAM，FIFO在vivado中提供IP核，FIFO
一支绝命钩·2024-01-29 13:36

FPGA | BRAM和DRAM

BRAM(BlockRAM)Blockram由一定数量固定大小的存储块构成的，使用BLOCKRAM资源不占用额外的逻辑资源，并且速度快。但是使用的时候消耗的BLOCKRAM资源是其块大小的整数倍。如Xilinx公司的结构中每个BRAM有36Kbit的容量，既可以作为一个36Kbit的存储器使用，也可以拆分为两个独立的18Kbit存储器使用。反过来相邻两个BRAM可以结合起来实现72Kbit存储器，
初雪白了头·2024-01-29 13:35

Xilinx 7系列 BRAM概述

Xilinx7系列FPGA中的块RAM可存储36Kb的数据，可以配置为两个独立的18KbRAM或一个36KbRAM。
FPGA自学笔记分享·2024-01-29 13:34

FPGA中除法器IP核乘法器IP核使用

FPGA中除法器IP核乘法器IP使用1.除法器IP核有两种，3.0是最大支持32bit的被除数除数；4.0是最大支持64bit的被除数除数；研究电机时需要计算步数，都仅仅需要32bit因此选择3.0；2
小时姐姐·2024-01-29 13:04

用FPGA实现多人抢答器

测试题目“三人抢答器”要求：（1）答题开始后，由主持人按下“开始”键后进入抢答环节；（2）每人一个抢答按钮，有人抢答成功后，其他人再抢答无效；（3）当某人抢答成功时，抢答器系统发出半秒的低频音，并在数码管上显示该组别序号；（4）每个人初始分数为0，抢答成功得到一分，并在数码管上显示3人的得分；（每人分配一个数码管用于显示分数，显示“0~9”）（5）抢答成功后，10秒倒计时，并在数码管上显示。倒计时
m0_54472634·2024-01-29 13:33

基于FPGA的4路抢答器verilog，quartus

名称：基于FPGA的4路抢答器verilog（代码在文末付费下载）软件：Quartus语言：Verilog要求：1.主持人具有最高优先级，实现4路公平抢答判决。2.具有选手提前抢答和抢答成功指示。
FPGA代码库·2024-01-29 13:03

[转]Bram和Dram的区别

2、bram有较大的存储空间，是fpga定制的ram资源；而dram是逻辑单元拼出来的，浪费LUT资源3、dram使用更灵活方便些补充：在XilinxAsynchronousFIFOCORE的使用时，有两种
ddk43521·2024-01-29 13:02

【FPGA教程案例11】基于vivado核的除法器设计与实现

FPGA教程目录MATLAB教程目录-----------------------------------------------------------------------------------
fpga和matlab·2024-01-29 13:32
上一页 9 10 11 12 13 14 15 16 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他