E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA学习教程
SAP Fiori Elements List Report 如何在扩展开发里使用代码获得当前选中的表格行项目行项目试读版
笔者将自己在SAP领域16年(2007～2023)的技术沉淀，进行了系统的归纳和总结，分别写成了三套由浅入深的
学习教程
，收到了不错的反响：零基础快速学习ABAP一套适合SA
·
2023-08-22 19:10
阿里云FaaS舜天平台：执
FPGA
异构计算之牛耳
一、异构计算ABC简单的介绍几个概念，同道中人可以忽略这一段。云计算取代传统IT基础设施已经基本成为业界共识和不可阻挡的趋势。云计算离不开数据中心，数据中心离不开服务器，而服务器则离不开CPU。当然，世事无绝对，上述三个“离不开”自然是针对当下以及并不久远的未来而言。而异构计算的“异构”指的是“不同于”CPU的指令集。异构计算听起来是一个高大上兼不明觉厉的概念，实际上，我们大致可以用“加速协处理器
weixin_34249678
·
2023-08-22 14:24
数据库
人工智能
数据结构与算法
FPGA
中锁存器（latch）、触发器（flip-flop）以及寄存器（register）详解
文章目录1定义1.1锁存器（latch）1.2触发器（flip-flop）1.3寄存器（register）2比较2.1锁存器（Latch）危害即产生原因2.2寄存器和锁存器的区别2.3锁存器和触发器的区别3结构3.1锁存器基本结构3.2触发器基本结构参考1定义1.1锁存器（latch）锁存器是一种由电平触发的存储单元，为异步电路，数据存储的动作取决于输入信号的电平值，只要输入发生变化，输出即随之发
an-ning
·
2023-08-22 14:53
fpga开发
触发器
锁存器
模拟嵌入式边缘计算卡设计方案：367-XC7Z100 板卡 基于zynq XC7Z100 FMC接口通用计算平台
zynqXC7Z100FMC接口通用计算平台一、板卡概述北京太速科技板卡由SoCXC7Z100-2FFG900I芯片来完成卡主控及数字信号处理，XC7Z100内部集成了两个ARMCortex-A9核和一个kintex7的
FPGA
hexiaoyan827
·
2023-08-22 14:52
边缘计算
人工智能
芯片验证板卡设计方案：基于VU440T的多核处理器多输入芯片验证板卡
Figure1.1验证板卡框图二、技术指标1）
FPGA
外接4路FMC-HPC；每个FMC支持GTHx8，LA、HA、HB接口。单组GTH引脚分布不要跨越
FPGA
B
hexiaoyan827
·
2023-08-22 14:51
芯片验证板卡
VU440T板卡
多任务功能验证
芯片验证任务
网络交换芯片验证
加速计算卡学习资料第412篇：基于单XCVU9P+双DSP C6678的双FMC接口 100G光纤传输加速计算卡
基于单XCVU9P+双DSPC6678的双FMC接口100G光纤传输加速计算卡一、板卡概述板卡包括一片Xilinx
FPGA
XCVU9P,两片TI多核DSPTMS320C6678及其控制管理芯片C
FPGA
hexiaoyan827
·
2023-08-22 14:21
2021
光纤传输加速计算卡
加速计算卡
XCVU9P计算卡
FMC接口
加速计算卡
XCVU9P板卡
当数据库遇见
FPGA
：X-DB异构计算如何实现百万级TPS？
阿里妹导读：X-Engine是集团数据库事业部研发的新一代存储引擎，也是新一代分布式数据库X-DB的根基。在线事务处理的数据库存储引擎中，如何有效率的回收多版本的旧数据一直是一个难题，尤其在writeintensive的应用中，事务处理无可避免受到后台任务的干扰(compactionorvacuum)，引入异构计算设备来offloading这些任务的想法由来已久，但是真正想要应用起来确有难度。今天
阿里开发者
·
2023-08-22 14:50
db
数据库
图片
基于VU9P+C6678 的 4 路 FMC 接口基带信号处理板（支持 8 路 1G 瞬时带宽 AD+DA）
TES642是一款基于VirtexUltraScale+系列
FPGA
+C6678DSP的基带信号处理平台，该平台采用1片TI的KeyStone系列多核DSPTMS320C6678作为浮点算法处理单元，采用
F_white
·
2023-08-22 14:18
软件无线电验证平台
雷达与中频信号处理；
c语言
开发语言
后端
芯片验证板卡设计原理图：446-基于VU440T的多核处理器多输入芯片验证板卡
Figure1.1验证板卡框图二、技术指标1）
FPGA
外接4路FMC-HPC；每个FMC支持GTHx8，LA、HA、HB接口。单组GTH引脚分
hexiaoyan827
·
2023-08-22 14:17
fpga开发
芯片验证任务
多任务功能验证
芯片验证板卡
XCVU440T板卡
SCCB与IIC的异同及
FPGA
实现的注意事项
文章目录前言一、信号线二、SCCB数据传输格式三、SCCB写（与IIC完全一致）四、SCCB读五、SCCB和IIC的区别前言IIC接口有比较广泛的应用，而SCCB（SerialCameraControlBus，串行摄像头控制总线）是由OV（OmniVision的简称）公司定义和发展的三线式串行总线，该总线控制着摄像头大部分的功能，包括图像数据格式、分辨率以及图像处理参数等。主要用于摄像头控制，可以
C.V-Pupil
·
2023-08-22 14:52
FPGA代码分享
fpga开发
缓存
网络
开源全球地理空间数据可视化框架——Cesium学习（2023.8.21）
学习2023.8.211、Cesium简介1.1Github上的Cesium2、Cesium下载安装使用2.1方式一：页面在线引用2.2方式二：页面离线使用2.3方式三：完整项目使用3、CesiumJS
学习教程
jing_zhong
·
2023-08-22 07:23
前端学习
开源
信息可视化
学习
SAP UI5 Simple Form 属性 columnsL，columnsM，columnsXL 的属性深入剖析试读版
一套适合SAPUI5初学者循序渐进的
学习教程
本专栏计划的文章数在300篇左右，到2022年9月22日为止，目前已经更新了133篇，专栏完成度为44.3%.作者简介JerryWang，2007年从电子科技大学计算机专业硕士毕业后加入
JerryWang_汪子熙
·
2023-08-22 02:09
FPGA
和CPU的优势
姓名：谢瑞学号：19011210366转载自：https://mp.weixin.qq.com/s/VXkqXODn2z0oWmdSlOnjlg【嵌牛导读】
FPGA
和CPU在处理数据方面的不同点决定了各自的优势所在
sandman_764a
·
2023-08-22 00:36
分享STM32、
FPGA
、上位机测试开发环境和常用工具
把stm32、
fpga
开发中常用工具和开发环境分享给大家，附带下载链接，可以直接使用在项目工程中，其中包括Vivado17.4、Modelsim10.6d、Keil5、ST_Link驱动、Gvim编辑器
青青豌豆
·
2023-08-21 23:54
fpga开发
stm32
嵌入式硬件
Window10安装ISE14.7闪退
简介相信对于做
FPGA
的同行来说，逃不过Xilinx公司的芯片，而Xilinx公司的芯片又逃不过Spartan6系列，无论Xilinx怎么去强推7系列产品，Spartan6还是有大把的人在用（成本问题）
Eidolon_li
·
2023-08-21 21:35
Spartan6
FPGA
fpga开发
FPGA
_学习_16_IP核_ROM（延迟一拍输出）
在寻找APD最合适的偏压的过程中，一般会用到厂商提供一条曲线，横坐标是温度的变化，纵坐标表示击穿偏压的变化，但每个产品真正的击穿偏压是有差异的。为了能够快速的找到当前温度下真实的击穿偏压，我们可以这样做，我先根据温度，得到厂商提供的击穿偏压。然后再用厂商提供的击穿偏压，减去几伏。我们以此作为寻找真实击穿偏压的起点。以一个固定的步长提升APD的偏压，直到满足我们设定的击穿判断条件。但是呢，在整个这个
江湖上都叫我秋博
·
2023-08-21 21:34
FPGA
fpga开发
学习
Python 序列类型以及函数参数类型
学习Python中有不明白推荐加入交流群号：984137898群里有志同道合的小伙伴，互帮互助，群里有不错的视频
学习教程
和PDF！
01_8a53
·
2023-08-21 13:09
[转载]理解
FPGA
中的RAM、ROM和CAM；ROM、RAM、DRAM、SRAM、FLASH
gujunyi6688/1394108/message.aspx#来源2：http://blogold.chinaunix.net/u1/56932/showart_2358885.html目前大多数
FPGA
p是马甲
·
2023-08-21 12:47
嵌入式
操作系统
FPGA
基础知识（面试篇）
1.
FPGA
与CPLD的区别？2.Latch和Register区别？行为描述中Latch如何产生？本质的区别在于：latch是电平触发，reg是边沿触发。时序设计中尽量使用reg触发。
青柠Miya
·
2023-08-21 12:46
FPGA学习
fpga
面试
verilog
FPGA
设计进阶1--Xiline
FPGA
结构(UltraScale)
Reference:xilinx
FPGA
权威设计指南1.UltraScale结构特点UltraScale结构能从20nm平面的FET结构扩展到16nm鳍式的FET晶体管，甚至更高的技术，同时还能够从单芯片扩展到
被选召的孩子
·
2023-08-21 12:16
FPGA
fpga开发
[
FPGA
IP系列]
FPGA
常用存储资源大全（RAM、ROM、CAM、SRAM、DRAM、FLASH）
本文主要介绍
FPGA
中常用的RAM、ROM、CAM、SRAM、DRAM、FLASH等资源。
FPGA狂飙
·
2023-08-21 12:14
FPGA
IP
fpga开发
fpga
vivado
verilog
xilinx
对与2018年这一年的学习的总结
从年初的辞职，到回家的一个多月的
FPGA
学习，再到西安求职无果，再到上海求职遭拒，再到说走就走的北京。。经历的好多，刚开始的时候，我觉得这真的经历了好多，后来想想也就那个样了。
Ryzen_32b0
·
2023-08-21 08:33
tcl学习之路（五）（Vivado时序约束）
1.主时钟约束 主时钟通常是
FPGA
器件外部的板机时钟或
FPGA
的高速收发器输出数据的同步恢复时钟信号等。下面这句语法大家一定不会陌生。
邶风，
·
2023-08-21 07:00
tcl学习
学习
tcl学习
fpga开发
FPGA
原理与结构——RAM IP核的使用与测试
目录一、前言二、RAMIP核定制1、RAMIP核step1打开vivado工程，点击左侧栏中的IPCatalogstep2在搜索栏搜索RAM，找到BlockMemoryGeneratorIP核：2、IP核定制step3Baisc界面定制step4端口定制step5OtherOptionsstep6Summary3、IP核例化step7例化三、IP核测试一、前言本文介绍BlockMemoryGene
apple_ttt
·
2023-08-21 07:27
FPGA原理与结构
fpga开发
fpga
硬件架构
抗窄带干扰窄带抑制算法及其
FPGA
实现
主要思路：加窗-->FFT-->频域抑制-->IFFT-->反加窗-->输出窗中间部分等待半窗–>加窗-->FFT-->频域抑制-->IFFT-->反加窗–>输出窗中间部分上面方案实际在
FPGA
中应用效果较好
时空默契
·
2023-08-21 07:24
fpga开发
FPGA
调试问题记录（软件无线电）
"欢迎各位大佬在评论区发表你们的调试问题与解决方式"一、Vivado报错【labtools27-3403】原因：JTAG频率过高。解决：连接调试器时降低JTAG频率。【DRCREQP-1619】原因：没接管脚，造成没有IOB来驱动GT。【DRCREQP-1712】输入信号clk不是来自普通的单端时钟信号。解决：方法1.IP核中将PLL的clk_in1的source参数修改为Globalbuffer
时空默契
·
2023-08-21 07:54
数字信号处理
verilog
笔记
fpga开发
数字通信
FPGA
仿真笔记
仿真的时候先分模块仿真，每个模块仿真完成后，再一个模块一个模块的增量仿真。一.生成仿真数据。1.matlab实数转16进制，量化到16位，保存16进制txt文件singnal=sin(0:0.01:0.01*65535);signal_hex=signal./max(signal)*32767;signal_hex=floor(signal_hex);%15位量化,16位保留为符号位，取整dat(
时空默契
·
2023-08-21 07:54
matlab
成形滤波器、CIC补偿滤波器 matlab设计与
FPGA
实现
滤波阶数sps=5;%单个符号采样数%滤波器阶数=span*sps%滤波器系数数=span*sps+1mfir_i5=rcosdesign(beta,span,sps);fvtool(mfir_i5);
FPGA
时空默契
·
2023-08-21 07:22
fpga开发
matlab
开发语言
FPGA
原理与结构——时钟资源
2、时钟结构概述7系列
FPGA
时钟资源通过专门的全局和区域I/O和时钟资源来管理复杂和简单的时钟需求。时钟管理块（CMT）提供时钟频率合成、去倾斜和抖动滤波功能。在设计
apple_ttt
·
2023-08-21 07:12
FPGA原理与结构
fpga开发
fpga
硬件架构
FPGA
原理与结构——RAM IP核原理学习
目录一、什么是RAM二、RAMIP介绍1、RAM分类简介2、可选的内存算法（1）MinimumAreaAlgorithm（最小面积算法）（2）LowPowerAlgorithm（低功耗算法）（3）FixedPrimitiveAlgorithm（固定模块算法）（4）小结3、位宽4、工作模式（对于每个端口来说都是独立设置的）（1）WriteFirstMode（写优先模式）（2）ReadFirstMod
apple_ttt
·
2023-08-21 07:12
FPGA原理与结构
fpga开发
fpga
硬件架构
FPGA
原理与结构——ROM IP的使用与测试
一、前言本文介绍BlockMemoryGeneratorv8.4IP核实现ROM，在学习一个IP核的使用之前，首先需要对于IP核的具体参数和原理有一个基本的了解，具体可以参考：
FPGA
原理与结构——块RAM
apple_ttt
·
2023-08-21 07:12
FPGA原理与结构
fpga开发
fpga
硬件架构
FPGA
原理与结构——移位寄存器（Shift Registers）
目录一、移位寄存器概述1、基本概念2、LUT实现移位寄存器3、移位寄存器的应用4、移位寄存器的功能5、移位寄存器结构6、移位寄存器级连二、移位寄存器数据流1、动态读操作（移位长度不固定）2、静态读操作（移位长度固定）三、移位寄存器例化1、原语例化2、vivado推断2.1采用命令2.2推断一、移位寄存器概述1、基本概念在数字电路中，用于存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的
apple_ttt
·
2023-08-21 07:42
FPGA原理与结构
fpga开发
fpga
硬件架构
FPGA
原理与结构——可配置逻辑块CLB（Configurable Logic Block）
一、什么是CLB1、CLB简介可配置逻辑块CLB（ConfigurableLogicBlock）是xilinx系类
FPGA
的基本逻辑单元（在各系列中CLB可能有所不同，以下我们主要讨论Xilinx7系类
apple_ttt
·
2023-08-21 07:41
FPGA原理与结构
fpga开发
fpga
硬件架构
IP库新增经过实践的Verilog 库
ProjectF库是尝试让
FPGA
初学者变得更好部分。
碎碎思
·
2023-08-21 05:23
tcp/ip
fpga开发
网络协议
网络
FPGA
控制W5500完成UDP环回测试
FPGA
控制W5500完成UDP环回测试１前言２前期准备３Ｗ5500寄存器描述4Ｗ5500环回测试4.1W5500初始化4.1.1通用寄存器初始化4.1.2socket寄存器初始化4.2W5500数据接收
萧长生
·
2023-08-20 19:13
fpga开发
udp
W5500
FPGA
之VGA/LCD数字时钟显示
文章目录前言一、LCD显示控制1.LCD显示一个字符2.LCD显示多个字符二、数字时钟输出1.数字时钟2.十进制数据拆分BCD码三、按键检测及LCD驱动1.按键检测2.LCD驱动四、总结前言软件实现了在4.3寸LCD左上角显示一个数字时钟，效果如下图所示。本文针对VGA/LCD控制时许有一定基础的人群，博主的开发环境为Quartus13.1和一个随便哪家的开发板，使用4.3寸LCD(RGB565接
萧长生
·
2023-08-20 19:13
fpga开发
VGA/LCD
数字时钟
verilog
FPGA
解析串口指令控制spi flash完成连续写、读、擦除数据
前言最近在收拾抽屉时找到一个某宝的spiflash模块，如下图所示，我就想用能不能串口来读写flash，大致过程就是，串口向
fpga
发送一条指令，
fpga
解析出指令控制flah，这个指令协议目前就是：55
萧长生
·
2023-08-20 19:13
fpga开发
spi
flash
spi
flash
串口
【以太网通信】RS232 串口转以太网
FPGA
与RK3399之间使用一路RS232串口进行通信，由于串口数据没有分包，不方便排查问题，想到可以开发一个RS232串口转以太网的工具，将串口接收到的数据封装为UDP数据报文，并通过网线传输到电脑
洋洋Young
·
2023-08-20 14:24
FPGA
以太网通信
计算机网络
fpga开发
串口通信
FPGA
_学习_17_IP核_ROM（无延迟-立即输出）
由于项目中关于厂商提供的温度-偏压曲线数据已经被同事放在ROM表了，我这边可用直接调用。今天在仿真的时候，发现他的ROM表用的IP核是及时输出的，就是你地址给进去，对应地址的ROM数据就立马输出，没有延迟。我打开他的IP核配置一看，他用的是DistributedMemoryGenerator。我以前用的是BlockMemoryGenerator是要延迟一拍的。所以，我立马进行了Distribute
江湖上都叫我秋博
·
2023-08-20 14:54
FPGA
fpga开发
学习
FPGA
基础知识
信号01X：未知Z：高阻态数据类型reg相当于存储单元，wire相当于物理连线寄存器型数据保持最后一次的赋值，而线型数据需要持续的驱动线网类型线网数据类型表示结构实体（例如门）之间的物理连线。线网类型的变量不能储存值，它的值是由驱动它的元件所决定的。驱动线网类型变量的元件有门、连接赋值语句、assign等。如果没有驱动元件连接到线网类型的变量上，则该变量就是高阻的，即其值为z。线网数据类型包括wi
二炮
·
2023-08-20 14:23
FPGA
fpga开发
SystemVerilog中结合interface实现输出数据总线的功能(2)
在上一篇文章中说明了如何使用SystemVerilog的interface来实现
FPGA
内部的输出数据总线功能，但仅给出了传输单个数据的方法。
JohnYork
·
2023-08-20 13:23
HDL
HDL
FPGA
打包数据总线
2020-04-14
title:"R_basic"author:"MandeXue"date:"2020/4/14"output:html_document:default(所有代码参考自生信宝典-R
学习教程
）knitr:
德先森的书
·
2023-08-20 13:08
高云
FPGA
系列教程（基于GW1NSR-4C TangNano 4K开发板）
文章目录@[TOC]已完成待完成已完成国产
FPGA
高云GW1NSR-4C，集成ARMCortex-M3硬核高云
FPGA
系列教程（1）：
FPGA
和ARM开发环境搭建高云
FPGA
系列教程（2）：
FPGA
点灯工程创建
whik1194
·
2023-08-20 12:34
高云FPGA系列教程
fpga开发
高云
fpga
.Tang Nano 4k(GW1NSR-4C)呼吸灯
一、环境搭建-软件安装略。在官网下载即可，有免费个人使用的社区版。-程序下载：装好驱动直接点这个就可以下载二、代码（如下三个文件）-顶层模块（文件main.v）moduletop_hdl(inputsys_clk,inputsys_rst_n,outputregled);localparamCNT_MAX=27_000;localparamprecision=27;regflag;reg[14:0
啊？这...
·
2023-08-20 12:03
fpga开发
学习
Mac 开发 Tang Nano
FPGA
指南（使用终端和使用 VS Code 和插件，适用所有 Gowin
FPGA
）
最近收到了一个Tangnano9K
FPGA
开发板，就想借此机会研究一下。
zhonguncle
·
2023-08-20 12:01
目前无法分类的小探究
软件/程序教程
fpga开发
macos
SAP UI5 初学者教程之十 - 什么是 SAP UI5 应用的描述符 Descriptor
一套适合SAPUI5初学者循序渐进的
学习教程
教程目录SAPUI5本地开发环境的搭建SAPUI5初学者教程之一：HelloWorldSAPUI5初学者教程之二：SAPUI5的引导过程BootstrapSAPUI5
JerryWang_汪子熙
·
2023-08-20 06:45
OMAPL138+SPARTAN6核心板与评估板试用心得
1.OMAP-L138+
FPGA
开发
深圳信迈科技DSP+ARM+FPGA
·
2023-08-20 02:11
OMAPL138
OMPAL138
SPARTAN6
FPGA
DSP
C6748
FPGA
实现AD7768精确控制采集系统
FPGA
实现AD7768精确控制采集系统
FPGA
（现场可编程门阵列）系统逐渐成为了工业自动化和科学研究领域的关键技术，具有高速、灵活，低功耗等特点，被广泛应用于各种数字信号处理（DSP）系统中。
2301_78484069
·
2023-08-19 22:41
fpga开发
matlab
FPGA
的PS还有什么PL是什么意思
在
FPGA
中PS:处理系统（ProcessingSystem)：就是与
FPGA
无关的ARM的SOC的部分。PL:可编程逻辑(ProgarmmableLogic)：就是
FPGA
部分。
Successful 、
·
2023-08-19 22:57
fpga
IC基础复习
学习笔记
fpga开发
经验分享
学习笔记
ZYQN
数字IC基础
动力节点|深入浅出Vue框架
学习教程
，带你快速掌握前端开发核心技能
Vue是一款流行的JavaScript前端框架，最初由华人开发者尤雨溪创建，并在GitHub上开源发布，它采用MVVM模型的设计思维，专注于UI项目的开发，能够方便地组织和管理页面上的各个组件，大大提高了前端开发的效率。同时，Vue也具有高度的灵活性和可定制性，使得其在快速开发前端应用程序的时候更加地方便快捷。Vue已经成为了一个非常流行的前端框架，也得到了众多开发者的喜爱和持续关注。总结：vue
Java___interview
·
2023-08-19 21:55
vue.js
学习
前端
java
javascript
上一页
65
66
67
68
69
70
71
72
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他