E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA学习日志
飞腾FT-2000/4处理器+复旦微
FPGA
+国产操作系统解决方案
XM-1203-
FPGA
飞腾定制主板自主可控,国产CPU、BIOS和国产Linux操作系统性能稳定,FT-2000/4处理器功能接口多样化,可扩展性强高度集成,具有丰富的接口和电磁兼容性能.XM-1203
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产ARM+FPGA
飞腾
FPGA
翼辉
基于国产
FPGA
+ DSP+1553B总线 的大气数据测量装置的设计与实现
本文设计并实现了一种基于
FPGA
和DSP的大气数据测量装置。测量装置包含五个压力传感器及两个温度传感器,可实时获取飞行器表面的压力信号及温度信号。
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产DSP_FPGA
国产DSP+FPGA
国产飞腾ARM+
FPGA
电力行业 DCS 联合解决方案
联合解决方案概述在火电的发展过程中,随着社会对电力资源需求越来越高,以往较为粗放式的发电已经行不通了,需要更精细化的发电,以达到资源的最大利用。而这种控制都需要靠自动化技术来实现,单纯的人工是达不到这种效果的。作为国家基础建设的重中之重,电力系统可以凭借选用国产控制系统,来提高发电效率和安全性。开发基于自主创新的基于国产飞腾CPU的分散控制系统,可以减少对国外CPU的依赖,提高核心控制设备国产自主
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:51
飞腾+FPGA
fpga开发
学习日志
-4.6 结营-20190330
【向成功人士学精时力课·第4.6讲
学习日志
】这是2019年3月30日“崔律精时力之成功人士精时力”系列课第4.6讲(结营)的
学习日志
。
幻雪美美哒
·
2024-02-03 07:46
vivado 在CSV文件中使用I/O端口列表
在CSV文件中使用I/O端口列表CSV文件CSV文件是
FPGA
和板设计人员用来交换信息的标准文件格式关于设备引脚和引脚。有关详细信息,请参见导入CSV文件和导出I/O引脚和封装数据。
cckkppll
·
2024-02-03 03:24
fpga开发
开发者分享|AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例
一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核,基于OpenCV计算机视觉库,针对AMD
FPGA
、AMDAIEngine™和AMDSoC进行了优化。
BinaryStarXin
·
2024-02-02 23:12
FPGA技术汇总分享
AMD
Vitis
fpga开发
硬件工程
嵌入式硬件
物联网
单片机
mcu
Linux下PCI设备驱动开发详解(七)
Linux下PCI设备驱动开发详解(七)本章及其以后的几章,我们将通过PCIExpress总线实现CPU和
FPGA
数据通信的简单框架。
北京不北
·
2024-02-02 23:52
PCI设备驱动开发详解
linux
驱动开发
c语言
fpga开发
Linux下PCI设备驱动开发详解(一)
尤其被现在的异构计算GPU/
FPGA
、软硬结合新的方向广泛运用。一、PCI设备和驱动概述应用程序位于用户空间,驱动程序位于内核空间。linux系统规定,用户空间不可以直接调用内核函数,所以必
北京不北
·
2024-02-02 23:51
PCI设备驱动开发详解
linux
驱动开发
学习日志
-精时力2.2 【睡眠】日间小睡-20200929
【精时力
学习日志
】本训练营:100天精时力训练营(2020年版)今日主题:2-2【睡眠】日间小睡学习日期:2020年9月29日课后实践:来1次日间小睡1、[进步]我今天在课程中的收获:1.1温故(1)谢谢
幻雪美美哒
·
2024-02-02 20:37
vivado 使用SSN分析
因为配电封装
FPGA
中的网络对噪声有不同的响应,这一点很重要了解设计
cckkppll
·
2024-02-02 20:40
fpga开发
100天崔律阅读营·Day34-6.1日志】
这是2019年5月31日“100天崔律阅读营”之“关系力·《关系力》6.1关系最重要”的
学习日志
。1.【收获】我今日的收获:1.1将人分为四类1.2分类依据。前面是他人在商业活动中如何看你。
冬夜读书YHY
·
2024-02-02 19:01
学习日志
-日清单2.6 本周复盘&答疑-20200711
【精时力
学习日志
】本训练营:日清单·7月版今日主题:2-6本周复盘&答疑学习日期:2020年7月11日1、[我学]在今天课程中的收获:【问】在面对他人的干扰时,如何不失礼貌地拒绝以保证自己的时间呢?
幻雪美美哒
·
2024-02-02 19:29
7组刘永梅弯柳树下村第二期网络
学习日志
总节
丨读诵《弟子规》七遍,《清静经》《礼记学记》巜朱子治家格言》,巜了凡四训》改过之法谦德之效各一遍2背诵巜浪淘沙北戴河》3抄《清静经》巜浪淘沙北戴河》各一篇上午参加直播学习,观看细讲巜弟子规》第十二集并作笔记下午观看细讲巜弟子规》第十三集并作笔记参加快而美书院学习写字并交作业成长与感悟今天学习了细讲弟子规第12,13集,弟子规是照妖镜,也是显圣镜,如何让一个人不会被坏习惯牵着走,从小教好,从小有志向
刘永梅1
·
2024-02-02 14:16
7天物联网智能家居
这里写自定义目录标题(一)Day11.学习路线2.基本概念1.什么是ARM2.ARM架构分类3.MCU和MPU4.DSP和
FPGA
总结STM32开发命名规则3嵌入式产品举例1.智能台灯2.智能手环3电视盒子
LOVE DEATH AND ROBOTS
·
2024-02-02 12:19
物联网
智能家居
fpga开发
STM32目录结构
之前一直头疼的32目录,比51复杂,又没有C规律,也不像python脚本文件关联不强,也不像工整的
FPGA
工程,编的时候到处放,爆出的错千奇百怪。短暂整理了一个,还是没有理得很轻。
chinxue2008
·
2024-02-02 12:08
stm32
嵌入式硬件
单片机
[AG32VF407]国产MCU+
FPGA
开发环境Supra及Quartus配置及led
视频讲解[AG32VF407]国产MCU+
FPGA
开发环境Supra及Quartus配置及led控制实验过程需要下载QuartusIIIntel®Quartus®IISubscriptionEditionDesignSoftwareVersion13.1forWindows
LitchiCheng
·
2024-02-02 10:14
fpga
单片机
fpga开发
嵌入式硬件
FPGA
解码MIPI视频:Xilinx Artix7-35T低端
FPGA
,基于MIPI CSI-2 RX Subsystem架构实现,提供工程源码和技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案本方案在XilinxArtix7-100T上解码MIPI视频的应用本方案在XilinxKintex7上解码MIPI视频的应用本方案在XilinxZynq7000上解码MIPI视频的应用本方案在XilinxZynqUltraScale上解码MIPI视频的应用纯VHDL代码解码ov5640-MIPI视频方案3、本MIPICSI2模块性能
9527华安
·
2024-02-02 10:43
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
MIPI
图像处理
CSI
FPGA
高端项目:Xilinx Zynq7020系列
FPGA
多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我这里已有的
FPGA
图像缩放方案我已有的
FPGA
视频拼接叠加融合方案本方案的XilinxKintex7系列
FPGA
9527华安
·
2024-02-02 10:42
FPGA视频拼接叠加融合
FPGA图像缩放
菜鸟FPGA图像处理专题
fpga开发
音视频
图像缩放
视频拼接
zynq7020
Xilinx
FPGA
中的fast corner和slow corner是什么?
作者:张大侠,文章来源:微信公众号在
FPGA
的时序分析页面,我们经常会看到MaxatSlowProcessCorner和MinatFastProcessCorner,具体是什么含义呢?
catshit322
·
2024-02-02 03:52
FPGA
硬件
RT1052和Spartan7
fpga开发
提高FlexSPI接口与
FPGA
接口通信速度方法
前言之前的项目中使用RT1052的FlexSPIX8接口与
FPGA
通信成功,但是100MHz的SCLK时钟频率,通信速度只达到了9MB/S左右,通信效率不高。
catshit322
·
2024-02-02 03:52
fpga开发
嵌入式硬件
自学
FPGA
要注意什么?
1.学习习惯问题
FPGA
学习要多练习,多仿真,signaltapII是很好的工具,可以看到每个信号的真实值,建议初学者一定要自己多动手,光看书是没用的。同时自制力也很重要,差的人容易半途而废。
宸极FPGA_IC
·
2024-02-02 02:46
fpga开发
fpga
硬件工程
嵌入式硬件
PCD232A 3BHE022293R0101
FPGA
内部模块划分和数据...的标准操作系统框架,要求所有仪器模块带有配置信息(configurationinformation)和支持标准...ESPU
DCS17750010683
·
2024-02-02 00:19
fpga开发
自动化
机器人
模块测试
驱动开发
PFEA113-65 3BSE050092R65
PFEA113-653BSE050092R65PFEA113-653BSE050092R65PFEA113-653BSE050092R65说话人识别系统中VQ判决模块的
FPGA
实现...后,clr_tag
DCS17750010683
·
2024-02-02 00:19
fpga开发
机器人
自动化
模块测试
驱动开发
PU515A 3BSE032401R1
PU515A3BSE032401R1PU515A3BSE032401R1PU515A3BSE032401R1基于
FPGA
的视频采集与显示模块设计...。
DCS17750010683
·
2024-02-02 00:49
驱动开发
机器人
自动化
模块测试
2.4 睡眠债的危害
【精时力
学习日志
】本训练营:6月早睡营今日主题:2.4睡眠债的危害学习日期:2020年6月26日昨晚睡眠目标:晚上11点入睡,早上5点起床。
孔雀勇士
·
2024-02-01 23:45
e
FPGA
设计开源框架 FABulous 系列(二)Fabric建模语法解析
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索。关注公众号【集成电路设计教程】,拉你进“IC设计交流群”。
雪天鱼
·
2024-02-01 22:34
2019-06-04
这是2019年5月23日“崔律精时力”之“《富爸爸穷爸爸》财商课”3.4第6课学会不为钱工作的
学习日志
。1.我今天的收获:1.1今天的课程核心观点就是“一个人要成功不能只具备一种技能。”
冬夜读书YHY
·
2024-02-01 20:18
Golang
学习日志
━━ Go 常用包整理及介绍
一、Go标准库可以大致按其中库的功能进行以下粗略的分类输入输出包括二进制以及文本格式在屏幕、键盘、文件以及其他设备上的输入输出等,比如二进制文件的读写。对应于此分类的包有bufio、fmt、io、log和flag等,其中flag用于处理命令行参数。文本处理包括字符串和文本内容的处理,比如字符编码转换等。对应于此分类的包有encoding、bytes、strings、strconv、text、mim
暂时先用这个名字
·
2024-02-01 19:50
Golang
golang
go
go语言
2020-05-21【阅读营·清单力】3.3感恩清单
【精时力
学习日志
·复习版(选作)】本训练营:阅读营·清单力学习日期:2020年5月21日复习主题:3.3感恩清单1.
s萤火虫之光
·
2024-02-01 15:49
Verilog双边沿采样触发器 HDLBitDualedge
见此博文
FPGA
中如何实现
闲庭信步sss
·
2024-02-01 10:51
数字ic
HDLBit练习
verilog
【AG32VF407】国产MCU+
FPGA
,更新官方固件解决8Mhz内部晶振不准,Verilog实测7.9Mhz!
视频讲解[AG32VF407]国产MCU+
FPGA
,更新官方固件解决8Mhz内部晶振不准,Verilog实测7.9Mhz!
LitchiCheng
·
2024-02-01 10:51
fpga
fpga开发
单片机
嵌入式硬件
Verilog实现上升、下降沿检测
FPGA
Verilog实现上升、下降沿检测源文件`timescale1ns/1psmoduletop(inputclk,//时钟信号inputrst_n,//复位信号,低电平有效inputsignal//待检测信号);wireposedge_get;//检测到上升沿标志wirenegedge_get;//检测到下降沿标志regsignal_buff_1;//输入数据缓冲1regsignal_buff_2;
四臂西瓜
·
2024-02-01 10:19
FPGA
fpga开发
verilog
上升沿
下降沿
【AG32VF407】国产MCU+
FPGA
Verilog双边沿检测输出方波
视频讲解[AG32VF407]国产MCU+
FPGA
Verilog双边沿检测输出方波实验过程本次使用使用AG32VF407开发板中的
FPGA
,使用双clk的双边沿进行检测,同步输出方波同时可以根据输出的方波检测
LitchiCheng
·
2024-02-01 10:18
fpga
fpga开发
单片机
嵌入式硬件
FPGA
高端项目:Xilinx Artix7系列
FPGA
多路视频缩放拼接 工程解决方案 提供4套工程源码+技术支持
目录1、前言版本更新说明给读者的一封信
FPGA
就业高端项目培训计划免责声明2、相关方案推荐我这里已有的
FPGA
图像缩放方案我已有的
FPGA
视频拼接叠加融合方案本方案的XilinxKintex7系列
FPGA
9527华安
·
2024-02-01 10:58
FPGA图像缩放
FPGA视频拼接叠加融合
菜鸟FPGA图像处理专题
fpga开发
音视频
图像处理
图像缩放
Xilinx
Artix7
相片修复框架-G
FPGA
N
一G
FPGA
N介绍G
FPGA
N是一个由腾讯ARC团队开发的用于人脸图像生成和优化的GAN模型。
qyhua
·
2024-02-01 10:58
人工智能
计算机视觉
【 USRP 相控阵】X波段相控阵开发平台用户指南
FMCA-EBZAD9081MxFEEvaluationBoard,https://www.analog.com/eval-ad9081AD9081的全功能评估板使用ACE软件进行控制的PC软件HMC7044的板载时钟用于管理套件和
FPGA
东枫科技
·
2024-02-01 09:51
USRP
指南
fpga开发
FPGA
OFDM
SDR
USRP
基于
fpga
的数字时钟开发
1、题目要求2、程序代码moduleclock(inputclk,//时钟inputrst,//复位键inputwiremonth_adj,inputwireday_adj,input[0:4]key,//按键输入input[0:0]qiehuan,output[0:7]seg_cs,//数码管位选output[0:7]seg_data0,//前四个数码管output[0:7]led,output
卡莫西夫的忧伤
·
2024-02-01 09:45
fpga开发
南京跟岗
学习日志
(十三)
刻不容缓的“偷懒”——读《班主任“偷懒”艺术》随感熊思敏/文2018.11.21这届我所带的班级是从一年级带起来的,从一年级开始我便有意识要培养班干部,至今已经第四年了,各日常班干部的能力也有了很大的提升,但是我发现了存在以下几个问题:第一,班干部管班的态度模仿了我的角色,感觉有点凌驾于班级孩子;第二,我在校的日子班干部都是妥妥的,能管理好班级纪律,但要是我需要外出学习,不在校时,总有个别孩子不听
skycat285
·
2024-02-01 08:32
学习日志
-早睡营4.6 自习课-20200711
【精时力
学习日志
】本训练营:6月早睡营今日主题:4.6自习课学习日期:2020年7月11日1、昨晚的睡眠计划:22:00睡前准备;22:45听催眠曲;22:55关灯睡觉;5:00起床。
幻雪美美哒
·
2024-02-01 08:24
2020-R18-区块链技术与应用
日,中本聪发布了比特币系统并挖掘出了第一个区块即创世区块;2010年5月22日,第一笔线下交易,1万个比特币买了一个价值25美元的披萨,单价为0.25美分;2、挖矿芯片经历了四个阶段,CPU、GPU、
FPGA
12_德德
·
2024-02-01 05:29
阅读营·关系力-《情商2》2-6 本周复盘&答疑
【精时力
学习日志
·小可爱版】本训练营:阅读营·关系力学习书籍:《情商2》学习日期:2020年6月13日学习主题:2-6本周复盘&答疑1、[我学]在课程中的收获:1.1温故@拓展阅读让大家收获很多,最近没精神
TracyWXM
·
2024-02-01 03:26
【INTEL(ALTERA)】错误:*.onchip_flash_0:UFM 扇区不支持“隐藏”模式。请更新访问模式设置
说明由于英特尔®Quartus®PrimeStandardEdition软件版本22.1存在一个问题,当您针对10
FPGA
Compact变体英特尔®MAX®在片上闪存英特尔®
FPGA
IP中选择单压缩映像配置模式时
神仙约架
·
2024-02-01 02:59
INTEL(ALTERA)
FPGA
fpga开发
onchip_flash_0
【INTEL(ALTERA)】为什么Nios® V 应用程序项目构建失败,并且观察到“找不到 -lstdc++”消息?
GCCv10.1.0-1.1工具链(WindowsBuild)中缺少多libarch/abi-to-directory映射,在Windows中使用命令“make-C”在Windows中构建Nios®V/m处理器英特尔
FPGA
IP
神仙约架
·
2024-02-01 02:28
fpga开发
Nios
NiosV
lstdc
c++
学习日志
-3.1 视觉:眼见不一定为实-20210201
【精时力
学习日志
】本训练营:每天一点大脑课今日主题:3-1视觉:眼见不一定为实学习日期:2021年2月1日1、[脑力]我在课程里的收获:1.1温故(1)崔律说,2020年在心力学习中,印象最深刻的是:我们的现在是由过去造成的
幻雪美美哒
·
2024-01-31 22:03
解决github慢的问题
githubproxy代理加速gitclone.comgithub镜像或加速网站例如:gitclonehttps://ghproxy.com/https://github.com/TencentARC/G
FPGA
N.git
ImSEten
·
2024-01-31 22:46
git
github
1-4 精读法2:释义关键词
【精时力
学习日志
】本训练营:100天阅读营(2021年)今日主题:1-4精读法2:释义关键词学习日期:2021年4月29日1、[我学]我学+我思+正反栗子+我行:2、[问答]问自己/问崔律+我答:问:为什么今天我学的部分没有完成
孔雀勇士
·
2024-01-31 21:57
Xilinx FIFO Generator 需要注意BRAMs的资源消耗
XilinxFIFOGenerator需要注意ActualDepthXilinxFIFOGenerator需注意非对称位宽XilinxFIFOGenerator需要注意BRAMs的资源消耗事出有因原以为选用了一个BRAM资源为16M的
FPGA
ShareWow丶
·
2024-01-31 19:14
FPGA设计从硬件到软件
Xilinx
FIFO
BRAM
FPGA
存储块,有没有使能Primitives output Register作用
在
FPGA
中,ROM,RAM存储块在IP核配置中都有一个配置选项:PrimitivesoutputRegister,比如下图的romIP核配置界面接下来以RAM读写为例,我这里RAM的第一个数值为1,我们观察第一个数值的位置即可看出这个
ChipChatter
·
2024-01-31 19:13
FPGA
fpga开发
存储块
IP核
电子信息找工作选
fpga
还是嵌入式?
电子信息找工作选
fpga
还是嵌入式?
枪哥玩转嵌入式
·
2024-01-31 17:24
51单片机
智能小车
嵌入式
单片机
51单片机
Day18:2019-05-10【100天崔律阅读营·Day18-3.5 日志】
【100天崔律阅读营·Day18-3.5日志】这是2019年5月10日“100天崔律阅读营”之“3.5《奇特的一生》柳翁的时间观”的
学习日志
。1.我今日的收获:>柳翁认为他的时间够用吗?
迷猴桃sally
·
2024-01-31 17:04
上一页
4
5
6
7
8
9
10
11
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他