FPGA小项目

【紫光同创国产FPGA教程】——（PGL22G第二章）键控流水灯实验例程

www.meyesemi.com)适用于板卡型号：紫光同创PGL22G开发平台（盘古EU22K）一：盘古EU22K开发板简介盘古EU22K开发板共有11个翠绿LED灯，其中1个是电源指示灯（POWER）；2个是FPGA
小眼睛FPGA·2024-01-06 11:17

实战干货：用 Python 批量下载百度图片！

为了做一个图像分类的小项目，需要制作自己的数据集。要想制作数据集，就得从网上下载大量的图片，再统一处理。这时，一张张的保存下载，就显得很繁琐。
爱编程的鱼·2024-01-06 10:14

产品学习（三）——需求列表

还会记录与需求相关的一些关键内容元素：1、干系人：需求方、记录人、产品经理、其他项目干系人；2、时间节点：需求提出时间、需求节点3、需求：建议记录原始需求（在什么时间、什么场景、由谁提出）、产品的解决方案（产品需求）4、优先级：如果是小项目
Steady Ben·2024-01-06 10:45

高速大面阵相机数据采集传输带宽分析与随笔

高速相机从CMOS读取数据，到FPGA进行处理，通过高速收发器GT系列，进行大数据量的传输，最后通过传输接口将数据转移到计算机。这里面传输数据量的瓶颈就是相机对外的传输接口
小海盗haner·2024-01-06 07:36

【心得杂记】简单聊聊限制高速面阵相机性能的因素

高速相机主要包括的核心部件有：CMOS、FPGA、传输接口。CMOS目前，CMOS国外和国内的厂商都很给力，基本也是看市场需求。最近接触的面阵相机，用的最多的就是长光辰芯Gpixel的CMOS。
小海盗haner·2024-01-06 06:33

小梅哥Xilinx FPGA学习笔记20——无源蜂鸣器驱动设计与验证（音乐发生器设计）

目录一：章节导读二：无源蜂鸣器驱动原理三：PWM发生器模块设计3.1PWM发生器模块框图3.2PWM发生器模块接口功能描述3.3PWM波生成设计文件代码3.4测试仿真文件3.5测试仿真结果3.6板级调试与验证之顶层文件设计四：基于PWM波的音乐发生器设计4.1“天空之城”乐谱4.2get_pitch模块的代码4.3rom配置4.4coe文件4.5顶层文件设计4.6仿真验证代码4.7仿真结果4.8板
都教授_·2024-01-06 04:39

小梅哥Xilinx FPGA学习笔记21——IP核之RAM实验

目录一:RAM简介1.1存储器的分类二：单端口ram配置2.1单端口RAM的框图2.2RAMIP核配置2.3RAM读写模块设计2.4顶层模块设计2.5仿真测试文件代码2.6仿真结果三：伪双端口配置（小梅哥）3.1伪双端口框图3.2详细配置流程图3.2激励文件设计代码3.3仿真结果四：伪双端口配置（正点原子）4.1RAM写模块设计4.2RAM读模块设计4.3顶层文件设计4.4仿真文件4.5仿真结果一
都教授_·2024-01-06 04:07

React + Java Spring Boot 小项目

1前言本文是基于CreatingSpringBootandReactJavaFullStackApplicationwithMavenhttps://www.springboottutorial.com/spring-boot-react-full-stack-crud-maven-application并且进行了适当的修改，希望能够帮助新手。我的环境：Ubuntu18.04,java11,Int
RanleyYu·2024-01-06 01:14

MATLAB/simulink HDLCoder生成DDS quartus项目

文章目录前言一、什么是HDLCoder二、使用步骤1.搭建simulink模型2.HDLCoder使用总结前言为了提升FPGA学习过程的生活品质，在此记录一下使用simulink搭建模型以后直接使用HDLCoder
萨文 摩尔杰·2024-01-05 23:42

Simulink HDL Coder FPGA初级开发实践（三） 按键消抖

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:11

Simulink HDL Coder FPGA初级开发实践（一） LED呼吸灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

Simulink HDL Coder FPGA初级开发实践（二） LED流水灯

前言：本栏目除特别说明以外，均采用的黑金AX7103开发板，该开发板时钟频率为200M，并且是双端时钟，因此在每个项目中都有一段原语将双端时钟变成200MHz的单端时钟。文章仅作为学习记录，如有不足请在评论区指出，博主不会对各位的问题作出解答，请谅解。博主深知网络上关于HDLCoder的资料十分稀少，特别是中文资料几乎没有，并且官方给出的例子大多挺难不适合入门，因此将自己摸索的过程记录下来，希望给
肆拾伍·2024-01-05 23:10

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——目录

更全面的介绍FPGA，MATLAB，Simul
fpga和matlab·2024-01-05 23:39

★教程4:FPGA/MATLAB/Simulink联合应用开发入门与进阶X例——前言

从事MATLAB算法仿真工作15年，从事FPGA系统开发工作12多年。擅长解决各种算法仿真、建模、通信、图像处理、AI、智能控制等。
fpga和matlab·2024-01-05 23:38

【INTEL（ALTERA）】Nios V 处理器 英特尔 FPGA IP 在执行 IP 升级时遇到错误 （20327）？

说明在运行Nios®V处理器英特尔®FPGAIP从PrimePro软件21.3或21.4英特尔®Quartus®版进行升级时，英特尔®Quartus®PrimePro软件22.1版可能会出现此问题。
神仙约架·2024-01-05 21:54

下面这些小项目值得参考

普通人去苏州干什么挣钱？现在很多大城市的人口比例比较大，而且有很多项目已经出现，为了满足大家需求，市场也有很多项目依然有很好的前景，下面这些项目可以推荐。我是一名来自山东的宝妈，下面我先来给大家分享一个我一直再坚持做的APP~首先来推荐做淘客赚钱，经过十多年的发展淘客市场非常大，网购用户都是你的目标群体，在氧惠APP创业，大家只要坚持分享就有钱赚。最重要的是零投资！！！分享出去只要这个人网购，你就
氧惠佣金真的高·2024-01-05 20:10

C++ 实现对战AI五子棋

个人主页：日刷百题系列专栏：〖C/C++小游戏〗〖Linux〗〖数据结构〗〖C语言〗欢迎各位→点赞+收藏⭐️+留言前言：为了能够快速上手一门语言，我们往往在学习了基本语法后，采用写一个小项目的方式来加深理解语言的语法及运用
日刷百题·2024-01-05 19:15

Xilinx(AMD) vivado软件IP核及license许可文件简介

1概述Vivado软件作为Xilinx(AMD)FPGA器件重要的开发设计软件，包含了功能丰富IP核。
MmikerR·2024-01-05 16:42

FPGA 查找表的用途和内部功能

翻译自LUTsFPGA及其内部架构查找表(LUT)概述使用LUT实现逻辑函数情况1：输入变量的数量等于LUT输入的数量情况2：输入变量的数量大于LUT输入的数量情况3：输入变量的数量小于LUT输入的数量
疯狂的泰码君·2024-01-05 11:09

FPGA - 240102 - FPGA期末速成

TAG-FPGA、期末、速成FPGA、期末、速成FPGA、期末、速成//–习题1–//CPLD（ComplexProgrammableLogicDevice）是ComplexPLD的简称，一种较PLD为复杂的逻辑元件
乐意奥AI·2024-01-05 11:05

基于 Makefile 的 FPGA 构建系统

文章目录1.介绍2.Makefile基本使用2.1更通用例子3.Vivado提供的命令行工具3.1TCL脚本介绍与基本使用3.1.1变量与替换3.1.2控制结构与过程3.2在vivado中使用tcl脚本3.2.1创建并初始化vivado工程3.2.2对设计文件进行综合3.2.3实现与布局布线3.2.4生成bit文件和ltx可调试文件4.通过Makefile生成tcl脚本4.1最终目标4.2生成bi
qq_36525177·2024-01-05 11:34

Quartus II 13.1的安装及使用

FPGA开发环境有Xilinx公司的ISE（目前已停止更新），VIVADO；因特尔公司的QuartusII；ASIC开发环境有Synopsys公司的VCS；很多人也在用IcarusVerilog和GTKwave
lbaihao·2024-01-05 09:05

业务探索：如何快速找到业务突破口

要么就是急于打大仗，对小项目不屑一顾。这两种心态都是不对的。你作为刚上任不久的中层管理者，不能深陷细节，零零碎碎的基础工作那是基层该做的事。
艾斯拉庞德·2024-01-05 07:50

FPGA高端项目：6G-SDI 视频编解码，提供工程源码和技术支持

目录1、前言免责声明2、相关方案推荐我这里已有的GT高速接口解决方案我目前已有的SDI编解码方案3、设计思路和框架设计框图GV8601A均衡EQGTX时钟要求GTX调用与控制SMPTEUHD-SDISMPTEUHD-SDI接收SMPTEUHD-SDI发送6G-SDI接收数据处理发送数据彩条GV8500增强驱动6G-SDI视频发送输出4、vivado工程详解5、工程移植说明vivado版本不一致处理
9527华安·2024-01-05 06:14

FPGA高端项目：纯verilog的 UDP 协议栈，提供11套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4-StreamFIFOUDP协议栈IP地址修改UDP数据回环总体代码架构5、工程源码-1详解6、
9527华安·2024-01-05 06:13

FPGA高端项目：纯verilog的 10G-UDP 高速协议栈，提供7套工程源码和技术支持

目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTH--10GBASE-R*协议使用10GEthernetPCS/PMA(10GBASE-R/KR)协议使用GTY--10GB
9527华安·2024-01-05 06:09

嵌牛3

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88748846【嵌牛导读】本文是关于udpsendto
李泽浩·2024-01-05 03:06

【ZYNQ】教你用 Vivado HLS 快速设计一个 IP

Xilinx推出的VivadoHLS工具可以直接使用C、C++或SystemC来对Xilinx系列的FPGA进行编程，从而提高抽象的层级，大大减少了使用传统RTL描述进行FPGA开发所需的时间。
Hello阿尔法·2024-01-04 23:21

大学期末碎碎念

实训结束开始写课题，虽然只是学生阶段的不起眼的小项目，但对我们来说也挺不容易的，尤其是对我来说，因为我很容易焦虑。
梦见yu·2024-01-04 23:38

不起眼的暴利小生意有哪些（推荐10个高利润最赚钱行业）

下面给大家盘点十个低成本高收益的小项目：一、导购电商赚钱全网佣金最高的「高省」APP，高省邀请码：110000。
高省APP大九·2024-01-04 22:10

SpringBoot+SpringSecurity+MybatisPlus+Vue3小项目摘录(十)完结篇

文章目录角色信息管理模块化操作角色管理【条件列表分页显示】后端的控制SysRoleController请求方法编写前端的视图处理效果如下：新增/修改角色信息管理后端控制器的请求方法编写:前端视图的处理将用户模块的进行复制之后进行修改，需要的注意的点：效果如下：删除/批量删除角色信息管理后端控制器的请求编写：前端页面的处理:显示以及修改权限菜单树预览效果：后台控制器的的方法编写：前端页面的处理：参照
许锅锅啊·2024-01-04 22:47

SpringBoot+SpringSecurity+MybatisPlus+Vue3小项目摘录(九)

文章目录用户信息管理模块化操作1、用户信息列表分页显示数据实现可以在实体对象中封装一个分页的对象后端控制器的编写如下:请求方法上需要加上权限的处理哦前端的views/sys/user/index.vue组件的编写预览效果:国际化处理在main.js中进行处理即可常见问题如果在请求的过程中，出现上述问题，则需要检查你的vue页面中定义的数据的类型是否与后端响应回来的数据进行匹配。如下:需改成:用户搜
许锅锅啊·2024-01-04 22:46

SpringBoot+SpringSecurity+MybatisPlus+Vue3小项目摘录(八)

文章目录个人中心的页面实现按照左右两部分的布局划分即可修改views/userCenter/index.vue文件在util目录下新建处理时间的js【formatDate.js】预览效果：所属的角色信息没有，需要修改后端的数据映射组件细化处理在userCenter目录下新建三个组件来对应三个内容修改index.vue中的引入以及组件的使用基本资料修改的实现userInfo.vue组件内容的编写修改
许锅锅啊·2024-01-04 22:15

微信小程序开发小项目:进制转换器

功能实现：实现二进制、八进制、十六进制、十进制的一个转换功能界面代码实现（完整版）wxml文件进制转换器二进制：八进制：十进制：十六进制：xcss文件.container{margin:20px;padding:20px;border:1pxsolid#ccc;border-radius:5px;box-shadow:005pxrgba(0,0,0,0.1);background-color:#f
程序员彭彭·2024-01-04 20:58

PCI Verilog IP 设计

设计目的是为了提供基于源码的PCIIP，这样硬件就不必受限于某一个FPGA型号，也方便ASIC迁移。
Hello-FPGA·2024-01-04 19:15

XILINX_IP核_DMA

DMACR:DMA控制寄存器DMASR:DMA状态寄存器在Xilinx的产品中有硬核DMA和软核DMA之分，如ZYNQ系列的板卡中包含PS模块即arm，是存在硬核DMA的，硬核DMA的传输速度不如PL端FPGA
victor-f·2024-01-04 19:15

xilinx dma 程序

XilinxDMA程序是一个为Xilinx器件(如FPGA)开发的数据传输程序。
金刚廉神兽·2024-01-04 19:15

ZYNQ 核心板 底板 开源啦！

Hello-FPGAZYNQ设计开源啦！
Hello-FPGA·2024-01-04 19:15

Hello-FPGA CoaXPress 2.0 FPGA HOST IP Core PCIe Demo User Manual

目录1说明42设备连接73VIVADOFPGA工程84调试说明9图1‑1资料目录4图1‑2VIVADO工程目录结构5图1‑3VS软件工程目录5图1‑4CXPHOSTPCIeBlockDesign5图1‑
Hello-FPGA·2024-01-04 19:45

CoaXPress HOST IP Core Microblaze Standalone Demo

目录Hello-FPGACoaXPress2.0HostFPGAIPCoreDemo41说明42设备连接53VIVADOFPGA工程64SDK工程9图1‑1VIVADO工程目录结构4图1‑2SDK工程目录结构
Hello-FPGA·2024-01-04 19:45

CoaXPress 2.0 FPGA 4 Channel Host and Device FMC Card User Manual

Hello-FPGACoaXPress2.0FMCCardUserManual41CoaXPress简介42CoaXPress4RFMC52.1硬件特性52.2框图说明72.3电源监测83CoaXPress4TFMC93.1
Hello-FPGA·2024-01-04 19:44

【Xilinx DMA】Xilinx FPGA DMA介绍

DMA(DirectMemoryAccess直接内存访问)可以在不受CPU干预的情况下，完成对内存的存取。在PS和PL两端都有DMA，其中PS端的是硬核DMA，而PL端的是软核DMA。如何选用这两个DMA呢？如果从PS端的内存DDR3到I/O、DDR3、OCM，少量的数据传输就用PS端的DMA；而对于大量数据的搬运，内存DDR3到PL的软核AXIDMA，并且用HP接口以达到高速传输的效果，但是其缺
Linest-5·2024-01-04 19:44

Xilinx DMA的几种方式与架构

DMA是directmemoryaccess，在FPGA系统中，常用的几种DMA需求：1、在PL内部无PS（CPU这里统一称为PS）持续干预搬移数据，常见的接口形态为AXIS与AXI，AXI与AXI；2
Hello-FPGA·2024-01-04 19:13

Intel MediaSDK

硬件加速是指通过显卡，FPGA等硬件进行视频编解码，由于硬件有专门优化，所以性能高，能耗低，非硬件加速编解码是指通过CPU进行视频编解码，性能就没那么高（虽然有相关CPU指令优化），由于视频编解码计算量很大
gykimo·2024-01-04 15:45

Java笔记——控制台模拟“双色球”福利彩票游戏

Java笔记——控制台模拟“双色球”福利彩票游戏说明：本打算重新巩固java知识并重新记录笔记，但是现在对于一个20多年的语言而言，鄙人的能力实在是提炼不出来什么精华，直接上练手的小项目更加合适，后续直接上练手的小项目
Lin_Stack·2024-01-04 13:52

『高级篇』docker之服务发现、部署更新和扩容（七）

客户端的发现服务端的发现部署更新和扩容传统服务适合小项目，服务少，服务器少。新服务的部署，代码写好，
IT人故事会·2024-01-04 12:13

Asp.Net Core 2.1 WebAPI 通过IFormFileCollection实现多图片上传

设置断点测试测试结果第二个版本（基于IFormFileCollection）测试结果总结背景最近在学习ASP.NetCore2.1WebAPI，在做一个基于Xamarin.Forms3.1App和WebAPI后端的小项目
杰里赫·2024-01-04 12:35

Synplify定义全局变量

GUI：option——>Verilog——>CompilerDirectives如果代码里面定义了`ifdefFPGA那在CompilerDirectives处填写FPGA=1即可如果有多个
Jade-YYS·2024-01-04 11:20

Vivado link synplify edf 和 xilinx ip或者原语

/XX.edif添加IPlink_design-topXX-partXXwrite_checkpointlinked.dcp-part指的是FPGA器件-top指的是顶层的名字，乱填会报错read_edif
Jade-YYS·2024-01-04 11:18

什么情况下，会触发你的第二次职业规划？

其实，就是兼职接小项目自己做，偶尔给培训机构讲讲课，但
明哥聊求职·2024-01-04 08:34
上一页 17 18 19 20 21 22 23 24 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他