E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA小项目
【INTEL(ALTERA)】Agilex7 M 系列动态重配置
FPGA
IP接口 PHY Lite 无法校准
说明由于英特尔®Quartus®Prime专业版软件23.3中存在一个问题,当您以600MHz接口频率或更低的接口频率或更低的IntelAgilex®7M系列
FPGA
中以600MHz接口频率或更低的频率动态重配置运行并行接口英特尔
神仙约架
·
2024-01-04 08:19
INTEL(ALTERA)
FPGA
fpga开发
【INTEL(ALTERA)】Arria V
FPGA
GPIO 引脚上的内部箝位二极管是否始终处于活动状态?
说明当设备未通电或未配置设备时,英特尔®Arria®V
FPGA
GPIO引脚上的内部箝位二极管是否处于活动状态?
神仙约架
·
2024-01-04 08:11
INTEL(ALTERA)
FPGA
fpga开发
STM32 HAL库定时器触发DMA并口数据传输
代码目的:STM32与
FPGA
通讯,通过8位并口线进行通讯,16byte的数据在10us之内通过8位并口数据线传给
FPGA
,
FPGA
读取该数据。
make no noise
·
2024-01-04 08:35
STM32学习
stm32
fpga开发
嵌入式硬件
你说具备深度思考的能力能搞定客户,可你没说怎么思考才有深度啊
弟弟入职这家公司做业务实施两年了,一直负责一些
小项目
,
小项目
没有挑战性,都快做成客服了。
二吖丫
·
2024-01-04 06:05
FPGA
万花筒之(十七):基于
FPGA
的卷积神经网络实现之池化模块、全连接模块与输出
姓名:张俸玺学号:20012100022学院:竹园三号书院转自https://blog.csdn.net/qq_38798425/article/details/1070845889【嵌牛导读】
FPGA
张俸玺20012100022
·
2024-01-04 05:01
tp5框架管理系统后台的添加管理员后密码登录不上的问题hex_md5
忘记了从哪里下载的模板框架其实做一些
小项目
还挺好用的但是遇到了添加管理员成功后密码登录不上的问题找了一下午终于找到原因添加管理员的时候前端没有hex_md5加密这个是后端添加管理员的页面少了这个前端的md5
影子_白
·
2024-01-04 04:55
php
html5
javascript
Vector CANOE VT2004A配置详解
系列相关文章导览,下面链接可直接跳转CAPL入门到精通文章导览VectorCANoeVTSystem系列板卡文章导览,下面链接可直接跳转VectorCANoeVTsystem传送门文章目录引言关于VT2004A
FPGA
VT2004A
diagCar
·
2024-01-04 00:35
CANOE之VT
System
测试工具
汽车
fpga开发
信息与通信
车载系统
功能测试
何凯明:Single Image Haze Removal Using Dark Channel Prior
参考:19_基于暗通道先验的图像去雾算法(原理)_大磊
FPGA
图像处理_哔哩哔哩_bilibili参考:走出寂静岭!
mytzs123
·
2024-01-04 00:31
图像增强
人工智能
计算机视觉
IC职场说——入职4个月数字IC前端设计师兄感受(篇一)
做IC这个岗位的感受我在校期间是做
FPGA
开发的,工作后做的是数字IC前端,很多同学可能和我一样在入行IC之前并不是集成电路本专业科班出身,可能会一些
FPGA
经验或者只会用Veri
数字积木
·
2024-01-03 23:37
算法
python
java
人工智能
编程语言
数字IC入门基础(汇总篇)
文章目录数字IC设计流程
FPGA
设计流程组合与时序综合速度优化与面积优化同步通信(有没有同步时钟)与异步通信跨时钟域的主要问题芯片工艺节点的含义哈佛结构与冯诺依曼结构数字逻辑定理跨时钟域分析数字IC设计流程集成电路
IC学习者
·
2024-01-03 23:04
数字IC
数字IC
并发不得不说的伪共享
对于缓存这个概念相信大多数程序猿都不会很陌生,在大大小
小项目
中都会遇到。举个最简单的例子:数据一般都会存放到数据库之中。但在某些应用场景中不可能每次加载数据都去从
marsjhe
·
2024-01-03 22:58
【
FPGA
入门】第八篇、
FPGA
驱动VGA实现动态图像移动
目录第一部分、实现效果第二部分、动态VGA显示的原理1、将动态显示的区域提前进行赋值2、图像块的移动是每张图片叠加后的效果3、如何实现图像块位置的改变第三部分、系统结构和驱动波形1、系统的Top-down结构2、图像块移动的驱动波形第四部分、代码1、同步信号驱动vga_driver.v2、方块移动和rgb输出模块rgb.out.v3、顶层模块top_vga_move.v第五部分、总结1、关于显示的
大屁桃
·
2024-01-03 20:17
FPGA的学习之旅
fpga开发
FPGA
LCD1602驱动代码 (已验证)
一.需求解读1.需求在液晶屏第一行显示“HELLO
FPGA
1234!”2.知识背景1602液晶也叫1602字符型液晶,它是一种专门用来显示字母、数字、符号等的点阵型液晶模块。
LEEE@FPGA
·
2024-01-03 19:23
FPGA学习记录
fpga开发
【
FPGA
/verilog -入门学习16】
fpga
状态机实现
需求:用两段式状态机设计序列码检测机。这个序列码检测机用于检索连续输入的1bit数据(每个时钟周期输入1bit),当检测到一串“101100”的输入数据时,产生一个时钟周期的高脉冲指示信号状态图//实现状态机切换//101100//完成切换后,输出高脉冲`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,inputi_incode,
王者时代
·
2024-01-03 17:06
verilog
&FPGA
fpga开发
【
FPGA
/verilog -入门学习15】vivado
FPGA
数码管显示
1,需求:使用xc720开发板的8个数码管显示123456782,需求分析:75hc5951,74hc595驱动,将串行数据转换成并行输出。对应研究手册2,发送之前将要发的数据,合并成高8位:SEG,低8位:SEL,结合testbanch查看波形,使用测试代码验证显示。//实现承有数码管显示1`timescale1ns/1psmodulevlg_74hc595_v(inputi_clk,input
王者时代
·
2024-01-03 17:34
verilog
&FPGA
fpga开发
CMake良心教程(1)手把手教你入门!
二.环境配置2.1CMake安装2.2MinWG安装三.构建最
小项目
3.1项目的构建3.2外部构建与内部构建四.CMakeLists.txt语法介绍4.1project关键字4.2set与PROJECT_NAME4.3MESSAGE
sprite_雪碧
·
2024-01-03 16:58
linux
运维
服务器
分享几个网络赚钱
小项目
+挣钱思维,月入过万很简单
如果说有一件事是几乎每个人毕生的基本追求与核心诉求,那么这件事一定非赚钱二字莫属。不可否认,人生有许多值得去做的事情,但是赚钱仍然是人生的第一要务。你日思夜想梦寐以求想做的那些事儿,哪一个不需要钱来开路?这不是拜金,这是为自己以后想做的事儿做准备。氧惠APP,2022全新模式,0投资,最快63天做到月入十万。我的直推也会放到你下面,我曾经1年做到百万团队,现在加入我也会帮你做到百万团队。【氧惠】百
氧惠好项目
·
2024-01-03 16:15
新时代下,普通人如何抓住创业机会/2024低门槛低成本的创业项目
想翻身就在今年,普通人也能靠趋势赚到钱的
小项目
。正在创业的朋友们一定要认真看完这篇,有可能会改变你未来的人生。那什么样的项目赚钱呢?能实现长期收益的才是最赚钱的。
中国创业榜
·
2024-01-03 16:21
创业创新
【SpringBoot3】命令行运行jar包报错可能的一些原因
端口号冲突:有其他的web程序在运行,占用了8080端口没有主清单属性:在打包jar包前,没有加入打包的插件spring-boot-maven-plugin,参考1.SpringBoot入门的第一个完整
小项目
DEMIY_
·
2024-01-03 15:09
spring
SpringBoot
java
java
spring
boot
spring
【SpringBoot3】1.SpringBoot入门的第一个完整
小项目
(新手保姆版+教会打包)
目录1SpringBoot简单介绍1.1SpringBoot是什么1.2主要优点1.3术语1.3.1starter(场景启动器)1.4官方文档2环境说明3实现代码3.1新建工程与模块3.2加入依赖3.3主程序文件3.4业务代码3.5运行测试3.6部署打包3.7命令行运行1SpringBoot简单介绍1.1SpringBoot是什么SpringBoot的底层是Spring,SpringBoot是Sp
DEMIY_
·
2024-01-03 14:03
java
SpringBoot
spring
spring
boot
后端
java
Photoshop 的22年 - 从 1.0 到 CS6
起源这原本是Thomas的一个
小项目
。他写了一个程序来把一些照片转换成灰色调的。这个简单的功能让T
江北晓风
·
2024-01-03 14:54
计算机设备应用
Photoshop 的22年 - 从 1.0 到 CS6
起源这原本是Thomas的一个
小项目
。他写了一个程序来
暮宇今夕
·
2024-01-03 14:53
爱生活
爱折腾
adobe
scripting
image
产品
layer
照片
闲暇时光,而我在忙碌
首先,我们需要建立一个大目标,比如要减肥,把他细分成若干个
小项目
,一个个完成。其次,想做
冬可
·
2024-01-03 14:32
如何用
FPGA
输出正弦波、三角波等
如何用
FPGA
输出正弦波、三角波等一、开发工具二、步骤1、设置ROMIP核2、程序编写一、开发工具1、软件平台:Quartusll2、芯片:不重要二、步骤1、设置ROMIP核设置ROMIP核,根据使用的
第六个葫芦娃
·
2024-01-03 14:26
FPGA
fpga
毕设/大作业:用 Python 开发一个疫苗管理系统
其实就是从自己的兴趣出发,做一些实战
小项目
。正好,周末在家摸鱼的时候,在网上看到了一个不错的
小项目
,用Python写一个疫苗管理系统的
小项目
。
Python数据开发
·
2024-01-03 13:15
学习笔记
课程设计
python
数据库
开发语言
154-基于FMC 八路SFP+万兆光纤子卡
一、板卡概述本卡是一个
FPGA
夹层卡(FMC)模块,可提供高达8个SFP/SFP+模块接口,直接插入千兆位级收发器(MGT)的赛灵思
FPGA
。
Anin蓝天
·
2024-01-03 13:39
fpga开发
信号处理
图像处理
嵌入式硬件
4 路 SFP+光纤接口 FMC 子板
板卡符合VITA57.1标准,可作为一个理想的IO模块通过FMC(HPC)耦合至
FPGA
的吉比特收发器(MGT)。
潘通
·
2024-01-03 13:35
fpga开发
信号处理
信息与通信
图像处理
两通道SFP+和单通道QSFP+万兆光纤子卡
板卡符合VITA57.1标准,可作为一个理想的IO模块通过FMC(HPC)耦合至
FPGA
的吉比特收发器(MGT)。
潘通
·
2024-01-03 13:35
fpga开发
信号处理
信息与通信
图像处理
2路 QSFP+ 万兆光纤FMC子卡
板卡符合VITA57.1标准,可作为一个理想的IO模块通过FMC(HPC)耦合至
FPGA
的吉比特收发器(MGT)。
潘通
·
2024-01-03 13:05
fpga开发
信号处理
信息与通信
图像处理
207-MC207-基于FMC 两路QSFP+光纤收发子卡
MC207-基于FMC两路QSFP+光纤收发子卡一、板卡概述本卡是一个
FPGA
夹层卡(FMC)模块,可提供高达2个QSFP/QSFP+模块接口,直接插入千兆位级收发器(MGT)的赛灵思
FPGA
。
hexiaoyan827
·
2024-01-03 13:04
2019
2021
FMC子卡模块
QSFP子卡模块
光纤收发子卡
通信与处理平台(全国产硬件平台)
1.JFM7K325T核心板JFM7K325T核心板是一款基于复旦微
FPGA
设计的高端工业级模块,采用100%全国产化设计。
FPGA
引脚资源通过工业级高速B2B连接器引出。
彬鸿科技
·
2024-01-03 13:31
产品选型
fpga开发
FPGA
系统性学习笔记连载_Day7 【半加器、全加器、16位加法器、16位减法器设计】 【原理及verilog实现、仿真】篇
FPGA
技术江湖
一、半加器概念半加器,就是y=a+b,不考虑进位,如下真值表,a、b表示2个相加的数,y表示和,Co表示结果有没有进位从真值表可以得出,y和Co的布尔表达式Y=(~a&b)|(a&~b)Co=a&b二、全加器全加器,就是y=a+b+c_up,要考虑进位,如下真值表,a、b表示2个相加的数,c_up表示低位向本位的进位标志,Co表示计算结果有没有向高位进位。从真值表可以得出,y和Co的布尔表达式y=
ONEFPGA
·
2024-01-03 13:03
fpga开发
学习
JavaWeb
小项目
练习(基于三层架构实现登录,对表增,删,改,查的操作)
一创建项目并修改项目结构File->New->Project新建一个名为javaweb01的工程12javaweb01->New->Module新建一个名为MyManage的模块12将MyManage模块设置为支持web项目12将web项目重命名并移动到main路径下配置pom文件(文件依赖,打包方式,以及支持加载的文件)4.0.0com.byjavaweb1.0-SNAPSHOTMyManage
冰冰的伪善
·
2024-01-03 08:04
java
前端
开发语言
FPGA
底层资源介绍
Xilinx
FPGA
底层资源介绍本文转载自:瓜大三哥微信公众号XILINX
FPGA
芯片整体架构如下所示,整个芯片是以BANK进行划分的,不同的工艺、器件速度和对应的时钟具有不同的BANK数量(下面截图是以
疯狂的泰码君
·
2024-01-03 07:09
FPGA
fpga开发
N1ghtBreeze ZYNQ与一般
FPGA
的区别
https://www.cnblogs.com/gary-zhang/p/15878443.html之前刚开始学
FPGA
的时候用的是基于spartan的
FPGA
开发板,当上手ZYNQ后一直以为ZYNQ就是在资源上做了升级
疯狂的泰码君
·
2024-01-03 07:39
FPGA
fpga开发
【紫光同创国产
FPGA
教程】——(PGL22G第一章)LED流水灯实验例程
www.meyesemi.com)适用于板卡型号:紫光同创PGL22G开发平台(盘古EU22K)一:盘古EU22K开发板简介盘古EU22K开发板共有11个翠绿LED灯,其中1个是电源指示灯(POWER);2个是
FPGA
小眼睛FPGA
·
2024-01-03 06:00
fpga开发
CPU/
FPGA
/专用 IC 访问外挂存储器等必须进行时序分析
CPU、
FPGA
(现场可编程门阵列)和专用集成电路(IC)访问外挂存储器时必须进行时序分析的原因是为了确保数据的正确性和系统的稳定性。
手搓机械
·
2024-01-03 02:31
fpga开发
设计规范
html 执行python脚本,使用python写自动执行脚本并将结果返回到html中(示例代码)
终于在今天完成了django项目开发的一个
小项目
,使用python写一个自动化上线的项目。使用到了python3.5,django1.11.2,ansible,centos7。
咱也不敢说
·
2024-01-02 23:15
html
执行python脚本
【转】为什么
FPGA
难学?是因为你还没搞清背后的根源
经常看到有初学者的提问,本人零基础,想学
FPGA
,求有经验的人说说,我应该从哪入手,应该看什么教程,应该用什么学习板和开发板,看什么书等,希望有经验的好心人能够给我一些引导。
FPGA
到底怎么学呢?
刻一
·
2024-01-02 22:08
随笔
fpga开发
FPGA
——三段式状态机(1)
状态机全称是有限状态机(FiniteStateMachine、FSM),是表示有限个状态以及在这些状态之间的转移和动作等行为的数学模型。状态机可根据控制信号完成预定的状态转换,由组合逻辑电路和寄存器组成,可由状态转换表或状态转换图描述。输出只和当前状态有关而与输入无关成为Moore型状态机,输出和当前状态、输入都有关称为Mealy型状态机。1、状态机标准好的状态机的标准很多,最重要的几个方面如下:
发光中请勿扰
·
2024-01-02 19:44
FPGA学习笔记
fpga开发
FPGA
状态机(FSM)的三段式推荐写法
用一段式建模FSM的寄存器输出的时候,必须要综合考虑现态在何种状态转移条件下会进入哪些次态,然后在每个现态的case分支下分别描述每个次态的输出,这显然不符合思维习惯;而三段式建模描述FSM的状态机输出时,只需指定case敏感表为次态寄存器,然后直接在每个次态的case分支中描述该状态的输出即可,根本不用考虑状态转移条件。本例的FSM很简单,如果设计的FSM相对复杂,三段式的描述优势就会凸显出来。
neufeifatonju
·
2024-01-02 19:44
FPGA
状态机
三段
FPGA
系统性学习笔记连载_Day16【状态机:一段式、二段式、三段式】 【原理及verilog仿真】篇
一、状态机再次给出状态机的示意图:1.1、摩尔型,输出只与状态寄存器的输出状态有关1.2、米粒型,输出不仅与状态寄存器的输出状态有关,还与组合逻辑的输入有关二、一段式、二段式、三段式区别根据状态机的结构,状态机描述方式可分为:一段式、二段式、三段式1.1、一段式整个状态机写到一个always模块里面。在该模块中既描述状态转移,又描述状态的输入和输出。1.2、二段式用两个always模块来描述状态机
ONEFPGA
·
2024-01-02 19:43
fpga开发
学习
【二段式状态机】 fsm 输出打一拍写法
https://blog.csdn.net/ONE
FPGA
/article/details/125297745fsm2processmoduleauto_sell(inputclk,inputrst_n
黄埔数据分析
·
2024-01-02 19:43
fpga开发
Git 的基本概念和使用方式
它设计高效,以便在处理大
小项目
时都能保持高速运行。Git的主要特点包括:分布式:与CVS、Subversion等集中式版本控制系统不同,Git是分布式的,可以在本地进行所有的版本控制活动。
He_wc
·
2024-01-02 17:26
开发语言
git
开发语言
2021-11-05
阶段记录项目这段时间主要解决了两件事,一是从上半年就开始做的拍摄阵列项目,前两天将代码打包完成并做好了系统镜像,今天的初步测试也没有发现什么问题,目前已经将压缩后的镜像文件和使用文档发给老师,这个
小项目
应该是结束了
Anbaby
·
2024-01-02 15:13
FPGA
1—ROM存储经千兆以太网口到Qt上位机显示2022-10-23
1.场景:将存储在
FPGA
片上BlockRAM中的图片数据通过网口传输到上位机显示,目标是
FPGA
通过网口发送图片,其大小为1920*1200,位深为8bit,30fps,上位机可以实时显示即可。
晓晓暮雨潇潇
·
2024-01-02 13:49
FPGA积累——小项目
fpga开发
1024程序员节
C1--Vivado配置VS Code文本编辑器环境2022-07-21
文本编辑器有很多选择,例如Notepad、SublimeText、VSCode等,选择一款适合自己的编辑器,有助于养成自己的代码风格并为
FPGA
开发提供极大方便。
晓晓暮雨潇潇
·
2024-01-02 13:48
FPGA积累——基础篇
fpga开发
vivado
E10—10G subsystem Ethernet IP实现万兆以太网上下位机通信
1.简介当前多数PC集成的网卡多数是千兆以太网卡,因此通过介质实现PC与
FPGA
的通信需要使用专用的转接卡,转接卡就是将光介质进来的数据通过PCIE接口传递给CPU,以此实现通信。
晓晓暮雨潇潇
·
2024-01-02 13:46
FPGA积累——基础篇
FPGA
eth
万兆以太网
中科亿海微UART协议
FPGA
(现场可编程门阵列)作为一种灵活可编程的硬件平台,为实现高度定制化的UART通信提供了强大的功能。本文旨在介绍
FPGA
中UART协议的实现原理和技术细节。
小五头
·
2024-01-02 09:48
fpga开发
书籍分享 | 分享一本
FPGA
开发学习书籍
《基于
FPGA
的数字图像处理原理及应用》是一本专注于数字图像处理领域的经典著作。
SteveRocket
·
2024-01-02 06:19
FPGA进阶
书籍
fpga开发
上一页
18
19
20
21
22
23
24
25
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他