FPGA工具使用

【FPGA】Verilog描述电路的三种方式（结构化、数据流和行为化）

前言众所周知，Verilog是作为一种HDL（HardwareDescriptionLanguage，硬件描述语言）出现的，它的主要功能是在不同的抽象层级上描述电路，从而实现电路设计。那么到底该如何描述电路？Verilog提供了3种不同的方式：结构化描述方式（结构模型，StructuralModeling）数据流描述方式（数据模型，Dataflowmodeling）行为级描述方式（行为模型，Beh
单刀FPGA·2024-01-29 13:59

xilinx FPGA 除法器ip核（divider）的使用（VHDL&Vivado）

一、创建除法ip核vivado的除法器ip核有三种类型，跟ISE相比多了一个LuMult类型，总结来说就是LuMult：使用了DSP切片、块RAM和少量的FPGA逻辑原语（寄存器和lut），所以和Radix2
坚持每天写程序·2024-01-29 13:58

FPGA原理与结构（8）——块RAM（Block RAM,BRAM）

系列文章目录：FPGA原理与结构（0）——目录与传送门一、BRAM简介大家对于RAM应该并不陌生，RAM就是一张可读可写的存储表，它经常被拿来与ROM进行对比，相比之下，ROM只可读。
apple_ttt·2024-01-29 13:28

FPGA 通过 UDP 以太网传输 JPEG 压缩图片

FPGA通过UDP以太网传输JPEG压缩图片简介在FPGA上实现了JPEG压缩和UDP以太网传输。
OpenFPGA·2024-01-29 13:23

【工具使用-win10最近使用的文件】怎样关闭win10系统最近使用的文件功能

一，简介有时候我们不想打开文件管理器的时候，就出现之前访问过的文件或者文件夹，本文就介绍在win10系统下如何关闭“最近使用文件”的功能。二，操作步骤打开资源管理器，点击“选项”按照如下步骤操作，即可清楚之前的记录设置完成之后再次打开“文件夹”，就没有“最近使用的文件”这个选项了三，总结本文介绍了如何在资源管理器中不显示“最近访问的文件”，加强隐私保护，供参考。
__xu_·2024-01-29 11:09

【工具使用-Everything】everything只能搜到文件夹，无法搜到文件

一，问题现象everything搜索时，只能搜索到文件夹，无法搜索到文件夹下的文件。二，问题原因everything搜索设置问题，设置为"文件夹"导致三，解决方法将搜索选项设置为“所有”即可：
__xu_·2024-01-29 11:35

AI 黑科技，老照片修复，模糊变高清

我拿“自己”的旧照片试了一下，先看效果对比：右侧为修复后只看人脸部分GFPGANhttps://arxiv.org/pdf/2101.04061.pdfFPGAN算法由腾讯PCGARC实验室提出，其相关论文已被
统计学家·2024-01-29 11:04

单板计算机(SBC)-片上系统(SOC)嵌入式C++和FPGA(VHDL)

要点：片上系统/单板计算机嵌入式C++及VHDL编程单板计算机(RaspberryPi)C++实现MQTT监控房间门锁，灯光，并使用RESTful提示状态单板计算机(ESP8266)C++无线网络MQTT土壤湿度监测仪，实现HTTP服务器，创建网页版监控界面，构建ESP8266监控固件，单板计算机集成到IP网络，添加二氧化碳检测传感器，使用GPIO和PWM控制继电器和直流压控风扇片上系统(SOC)
亚图跨际·2024-01-29 08:26

南京观海微电子---如何减少时序报告中的逻辑延迟

1.引言在FPGA逻辑电路设计中，FPGA设计能达到的最高性能往往由以下因素决定：▪工作时钟偏移和时钟不确定性；▪逻辑延迟：在一个时钟周期内信号经过的逻辑量；▪网络或路径延迟：Vivado布局布线后引入的延迟量
9亿少女的噩梦·2024-01-29 08:24

HPS SoC和FPGA联合使用例程

本教程演示了如何使用HPS/ARM与FPGA进行通信。我们将为DE10标准开发板介绍如何根据官方的DE10_Standard_GHRD工程开发出自己的My_GRHD工程。
zhou_sking·2024-01-29 05:41

FPGA中的HPS

使用轻量级HPS-to-FPGA桥接器连接需要由HPS控制的IP（轻量级HPS到FPGA桥接器允许HPS中的主设备访问SoC器件的FPGA部分中的内存映射控制的从端口。
whocarea·2024-01-29 05:41

quartus如何烧写FPGA程序

1.连接好JTAG线，点击烧写按钮2.选择USB串口3.生成jic文件，点击File-CoventProgrammingFile...-根据芯片型号选择正确的4.删除旧版本程序，添加新版程序4.勾选前两项
徐徐如风XR·2024-01-29 05:41

Quartus FPGA JTAG配置芯片固化(Cyclone IV）

CycloneIV配置芯片固化FPGA有三种配置下载方式：主动配置方式(AS)，被动配置方式(PS)和最常用的基于JTAG的配置方式。
闲庭信步sss·2024-01-29 05:09

Modelsim SE 10.5安装教程

大学老师爱教VHDL语言，但是进入社会以后，基本都是VerilogHDL语言，简单易学，建议用Verilog来仿真与做FPGA工程。一、资源：Modelsim_
GBXLUO·2024-01-29 05:08

FPGA硬核与软核处理器有什么区别和联系？

关注、星标公众号，直达精彩内容作者：wcc149软核处理器SOPC技术，即软核处理器，最早是由Altera公司提出来的，它是基于FPGA的SOC片上系统设计技术。
Hack电子·2024-01-29 05:33

quartus烧写文件pof sof jic区别

quartus烧写文件有三种格式，分别是pof，sof和jicpof是在AS模式下通过jtag写到fpga外挂的配置芯片中，不会掉电擦除，要不然成sram了，但是不能调试。
JingZhe_HengJing·2024-01-29 05:33

Quartus生成烧录到FPGA板载Flash的jic文件

简要说明：Altera的FPGA芯片有两种基本分类，一类是纯FPGA，另一类是FPGA+Soc（Systemonchip)，也就是FPGA+HPS（HardProcessorSystem，硬核处理器），
GBXLUO·2024-01-29 05:02

xilinx基础篇Ⅱ（2）vivado2017.4软件使用

1.打开软件，选择新建工程2.确认创建新工程3.选择创建工程名及路径4.选择创建工程类型，一般选择RTL5.选择FPGA芯片型号6.以下为工程概况，其中框中为选择的芯片型号，点击finish7.添加Xilinx
Roy-e·2024-01-29 02:00

vivado 2018.3 烧写固化FPGA verilog代码以及出现的问题解决

vivado一般是与SDK同时使用的，像zynq系列，通过SDK烧写固化代码很方便，但是有的时候比如本人目前使用的是XC7K325TFPGA进行的开发，不会用到SDK软件，所以烧写固化代码想通过vivado
cckkppll·2024-01-29 02:29

产品操作MySQL入门篇-工具使用

MYSQL本资料为产品岗位作为日常工作参考，语言口语化At2019/4/15ByDavid.Yang数据库怎么登录/管理？登录数据库的方式有多种，比如本地Client登录、通过数据库管理工具登录、通过浏览器访问数据库端WEB软件登录。通过各种方式登录后，即可通过当前登录的方式进行数据库的操作。通过本地Client登录Client即一种客户端，比如MAC本地的iterm或iterm2客户端，还有SC
杨呀·2024-01-29 01:16

【加速计算】从硬件、软件到网络互联，AI时代下的加速计算技术

接下来，我们将回顾和梳理常见的硬件加速器，如GPU、ASIC、TPU、FPGA等，以及如CUDA、OpenCL等软件
沐风—云端行者·2024-01-28 23:10

从中兴事件到中美教育...

直到有一天，一位已准备入职的FPGA工程师告诉我，因为中兴事件的影响，他决定将芯片研究作为自己未来的职业
Linda姐·2024-01-28 20:53

第一个Java程序出现问题的可能原因

6、编译或执行工具使用不当。7、......1、Windows的显示文件扩展名选项没有勾选原因：没勾选前创个文本文档，你会发现没有问题。但是，勾选之后可以看到还有一个.txt的后缀。
进阶中的钢蛋·2024-01-28 17:38

Linus环境基础开发工具使用

Linux软件包管理器yum在Linux下安装软件,一个通常的办法是下载到程序的源代码,并进行编译,得到可执行程序.但是这样太麻烦了,于是有些人把一些常用的软件提前编译好,做成软件包(可以理解成windows上的安装程序)放在一个服务器上,通过包管理器可以很方便的获取到这个编译好的软件包,直接进行安装.软件包和软件包管理器,就好比"App"和"应用商店"这样的关系.yum(YellowdogUpd
你好，赵志伟·2024-01-28 17:37

关于dc综合问题

1.dc综合避免latch的产生Latch的主要危害有：1）输入状态可能多次变化，容易产生毛刺，增加了下一级电路的不确定性；2）在大部分FPGA的资源中，可能需要比触发器更多的资源去实现Latch结构；
heureu-x,-se·2024-01-28 14:52

ac3165 linux驱动_[干货]手把手教你用Zedboard学习Linux移植和驱动开发

部分硬件设计中需要CPU完成对电路寄存器的配置，为了完成Zedboard对FPGA上部分寄存器的配置功能，可以在PS单元(处理器系统)上运行裸机程序(无操作系统支持)完成和PL单元(FPGA部分)的数据交互功能
weixin_39616090·2024-01-28 13:17

【正点原子FPGA连载】第二十五章设备树下的LED驱动实验 摘自【正点原子】DFZU2EG_4EV MPSoC之嵌入式Linux开发指南

1）实验平台：正点原子MPSoC开发板2）平台购买地址：https://detail.tmall.com/item.htm?id=6924508746703）全套实验源码+手册+视频下载地址：http://www.openedv.com/thread-340252-1-1.html第二十五章设备树下的LED驱动实验上一章我们详细的讲解了设备树语法以及在驱动开发中常用的OF函数，本章我们就开始第一个
正点原子·2024-01-28 13:46

[AG32VF407]国产MCU+FPGA 使用I2C测试陀螺仪MPU6050

视频讲解[AG32VF407]国产MCU+FPGA使用I2C测试陀螺仪MPU6050实验过程查看原理图中定义的I2C的管脚，PB0和PB1在board.ve中定义的引脚功能I2C0_SDAPIN_36I2C0
LitchiCheng·2024-01-28 13:16

基于QC-LDPC编码的循环移位网络的FPGA实现

一、桶式移位寄存器(barrelshifter)八位桶式移位寄存器的VHDL实现如下，由于每一层结构相似，于是采用生成语句for_generate实现，使用该代码实现的RTL级分析和理论的结构一致，仿真结果也符合预期。entitybarrel_shiftisGENERIC(DATA_WIDTH:INTEGER:=8;CTRL_WIDTH:INTEGER:=3);Port(DATA_IN:INSTD
泽_禹·2024-01-28 13:15

FPGA HDMI IP之DDC(本质I2C协议)通道学习

目的：使用KingstVIS逻辑分析仪软件分析HDMI的DDC通道传输的SCDC数据（遵循I2C协议），同时学习了解SCDC的寄存器与I2C通信协议。部分英文缩写：HDMIHighDefinitionMulti-mediaInterface高清多媒体接口DDCDisplayDataChannel显示数据通道SCDCStatusandControlDataChannel状态和控制数据通道一、资源：参
GBXLUO·2024-01-28 13:44

FPGA----ZCU106基于axi-hp通道的pl与ps数据交互（全网唯一最详）

1、大家好，今天给大家带来的内容是，基于AXI4协议的采用AXI-HP通道完成PL侧数据发送至PS侧（PS侧数据发送至PL侧并没有实现，但是保留了PL读取PS测数据的接口）2、如果大家用到SoC这种高级功能，那大家应该对于AXI4协议已经很熟悉了，但本文侧重点为初学者直接提供可以上手的硬件实验，大佬请忽略。3、AXI4协议的基础内容：之前对于AXI4协议已经做过一些总结，但是总结的不好，下面重新进
发光的沙子·2024-01-28 13:44

国产FPGA(AG32VF407 AGRV2K)LED程序控制D3闪烁

视频讲解[AG32VF407]国产MCU+FPGALED程序控制D3闪烁及演示实验过程本次测试用的源文件为E:\tech\AGM-AG32VF\sdk-release\AgRV_pio\platforms
LitchiCheng·2024-01-28 13:41

【FPGA】7系列 FPGA时钟资源及时钟IP核配置 Xilinx

7系列FPGA时钟资源及时钟IP核配置Xilinx7系列时钟资源1.分类全局时钟，区域时钟2.7系列时钟结构ClockBackbone：全局时钟线将芯片分成左右两个时钟区域；HorizontalCenter
原地打转的瑞哥·2024-01-28 05:23

FPGA 时钟资源

一：时钟分类A.外部时钟外部时钟是指时钟信号的来源是在FPGA芯片的外部。通常来说，外部时钟源对FPGA设计来说是必需的，因为一般FPGA芯片内部没有能够产生供内部逻辑使用的时钟信号的选频和激励电路。
燎原星火*·2024-01-28 05:21

stripped文件描述以及gdb反汇编工具使用

往期地址：操作系统系列一——操作系统概述操作系统系列二——进程操作系统系列三——编译与链接关系操作系统系列四——栈与函数调用关系操作系统系列五——目标文件详解操作系统系列六——详细解释【静态链接】操作系统系列七——装载操作系统系列八——动态链接操作系统系列九——系统调用和API从编译角度看c和c++混合编译本期主题：stripped文件gdb反汇编使用目录1.什么是stripped文件2.gdb反
浪矢杂谈·2024-01-28 01:59

ART: Automatic multi-step reasoning and tool-use for large language models 导读

ART:Automaticmulti-stepreasoningandtool-useforlargelanguagemodels本文介绍了一种名为“自动推理和工具使用（ART）”的新框架，用于解决大型语言模型
Travis_del·2024-01-27 23:05

模拟搭建2022网络系统管理比赛Linux模块的环境

准备工作准备四台centos7.5的虚拟机，ssh工具使用SecureCRT其中Rserver作为路由转发的服务器其他三台分别为各自网段的服务器或者客户机1.物理主机的虚拟网卡ip规划因为有三个网段，则需要准备三张虚拟网卡
Beau_Will·2024-01-27 23:28

FPGA学习笔记——跨时钟域（CDC）设计之单bit信号同步

FPGA学习笔记——跨时钟域（CDC）设计  跨时钟域（ClockDomainCrossing，CDC）是指设计中存在着两个或两个以上异步时钟域，跨时钟域设计问题目前是逻辑设计者经常面临的问题，解决这类问题的方法被称为
你我山巅自相逢*·2024-01-27 15:33

FPGA中跨时钟域传数据——（1）单bit脉冲

FPGA中跨时钟域传数据——（1）单bit脉冲亚稳态模型由快时钟传到慢时钟由慢时钟传到快时钟亚稳态模型必须在建立时间和保持时间内，数据不变化，否则会产生亚稳态。
云影点灯大师·2024-01-27 15:32

【纯新手向】手把手带你使用模板创建第一个鸿蒙端云一体化元服务

由于端云一体化开发的工具使用severless构建后端与数据库，并且不用任何配置就能实现前后端业务的数据连接。为开发者省去了很多繁琐的配置服务器、对接前后端之类的工作，对于新手开发者非常的友好。
不期。·2024-01-27 15:15

Jsoup - 【Java爬虫】- 批量下载指定网站图片

Jsoup对多线程、连接池、代理等等的支持并不是很好，所以一般把Jsoup仅仅作为HTML解析工具使用。
QX_Java_Learner·2024-01-27 15:06

【数字设计】经纬恒润_2023届_笔试面试题目分享

【数字IC精品文章收录】学习路线·基础知识·总线·脚本语言·芯片求职·EDA工具·低功耗设计Verilog·STA·设计·验证·FPGA·架构·AMBA·书籍【数字设计】经纬恒润_2023届_笔试面试题目分享一
张江打工人·2024-01-27 14:08

什么是 FPGA（现场可编程门阵列）？

现场可编程门阵列(FPGA)是一种半导体器件，由与可编程互连相结合的可配置逻辑块(CLB)网格构成。制造完成后，FPGA可以重新编程以满足特定功能或应用需求。
疯狂的泰码君·2024-01-27 14:36

为什么 FPGA 比 CPU 和 GPU 快？

FPGA、GPU与CPU——AI应用的硬件选择现场可编程门阵列(FPGA)为人工智能(AI)应用带来许多优势。图形处理单元(GPU)和传统中央处理单元(CPU)相比如何？
疯狂的泰码君·2024-01-27 14:32

联合 Maxlinear 迈凌 与 Elitestek 易灵思 - WPI 世平推出基于 FPGA 芯片的好用高效电源解决方案

近期WPI世平公司联合Maxlinear迈凌电源产品搭配Elitestek易灵思FPGA共同合作推出基于FPGA芯片的好用高效电源解决方案。
WPG大大通·2024-01-27 13:52

07.01~07.07周检思

图片发自App三、效能：关注要事及效能工具使用成效统计、参加效能类活
郭丹春·2024-01-27 12:29

Redis中BigKey的分析与优化

但是，高效的工具使用不当也会成为性能瓶颈。在Redis中，BigKey是常见的性能杀手之一，它们会消耗过多的内存，导致网络拥塞，甚至引起Redis服务的延迟。
mntalk·2024-01-27 10:47

上位机图像处理和嵌入式模块部署（极致成本下的图像处理）

联系信箱：[email protected]】目前，大家都习惯了特定的图像处理方式，要么是windows上位机来处理，要么是armsoc来进行处理，要么是fpga或者是nvidiagpu来对图像进行处理
嵌入式-老费·2024-01-27 09:54

【机组】基于FPGA的32位算术逻辑运算单元的设计（EP2C5扩充选配类）

个人主页：SarapinesProgrammer系列专栏：《机组|模块单元实验》⏰诗赋清音：云生高巅梦远游，星光点缀碧海愁。山川深邃情难晤，剑气凌云志自修。目录一、实验目的二、实验要求三、实验说明四、实验步骤实验一不带进位位逻辑或运算实验实验二不带进位位加法运算实验实验三带进位的加法运算实验实验四数据输入通用寄存器实验五寄存器内容无进位位左移实验实验六寄存器内容无进位位右移实验实验七32位ALU实
Sarapines Programmer·2024-01-27 09:48

暴力破解

暴力破解工具使用汇总1.查看密码加密方式在线网站：https://cmd5.com/http://www.158566.com/https://encode.chahuo.com/kali：hash-identifier2
LZsec·2024-01-27 08:27
上一页 7 8 9 10 11 12 13 14 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他