FPGA开发笔记第22页

AG16KDDF256 User Manual

AGMAG16KDDF256是由AGMFPGAAG16K与DDR-SDRAM叠封集成的芯片，具有AG16KFPGA的可编程功能，提供更多可编程IO，同时内部连接大容量DDR-SDRAM。

Embeded_FPGA·2023-12-24 17:21

“FPGA+MDIO总线+UART串口=高效读写PHY芯片寄存器！“（含源代码）

为了简化调试，所以采用UART串口来控制MDIO的读写，PC端通过UART向FPGA发送读写PHY芯片寄存器的指令，FPGA通过MD

电路_fpga·2023-12-24 17:50

FPGA设计时序约束十二、Set_Clock_Sense

set_clock_sense3.3设置set_clock_sense四、参考资料一、序言本章将介绍Set_Clock_Sense约束，在介绍约束之前，大家需对时序弧以及timingsense有一定的基础了解，具体可参考另一篇文章《FPGA

知识充实人生·2023-12-24 04:39

FPGA设计时序约束十一、others类约束之Set_Maximum_Time_Borrow

目录一、序言二、SetMaximumTimeBorrow2.1基本概念2.2设置界面2.3命令语法2.4命令示例三、参考资料一、序言在Vivado的时序约束窗口中，存在一类特殊的约束，划分在others目录下，可用于设置忽略或修改默认的时序路径分析，以Vivado2022.1版本为例，主要包括以下4类，本文将介绍其中的最后一个Set_Maxium_Time_Borrow，示例的为Vivado202

知识充实人生·2023-12-24 04:38

FPGA设计时序分析概念之Timing Arc

目录1.1TimingArc概念1.2TimingArcs的类型1.3TimingSense(时序感知)1.4参考资料1.1TimingArc概念在时序工具对设计进行时序分析时，经常会看到一个概念TimingArch(时序弧)。TimingArc是一个信号一个单元Cell的输入引脚Pin到该单元输出引脚OutputPin间的路径。对于一个单元Cell，可以存在多个时序弧，通过时序弧的信息，我们可以

知识充实人生·2023-12-24 04:08

FPGA设计时序约束十三、Set_Data_Check

目录一、序言二、SetDataCheck2.1基本概念2.2设置界面2.3命令语法三、工程示例3.1工程代码3.2约束设置3.3时序报告四、参考资料一、序言通常进行时序分析时，会考虑触发器上时钟信号与数据信号到达的先后关系，从而进行setup,hold分析。同样地，我们也可以对两个数据信号进行类似的setup和hold关系检查。对于这类检查，有专门的约束命令，即set_data_check，可以对

知识充实人生·2023-12-24 04:38

FPGA问题汇总

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、VIVADO编译问题二、工程问题1.异步FIFO使用2.FPGA功耗问题3.有符号数问题总结前言想把一些工程应用中碰到的问题和解决办法也合并到这篇文章里面

pp_0604·2023-12-24 04:24

使用MATLAB对VIVADO工程进行simulink仿真

前言：以前我的FPGA工程都是自己编写TESTBENCH进行仿真，不过有几个缺点：1，随着工程的复杂程度，需要编写的TESTBENCH也越来越复杂，工作量太大。

pp_0604·2023-12-24 04:24

FPGA程序远程在线更新QUICKBOOT

文章目录前言一、更新流程二、具体操作三、MultiBoot实现1.原理2.GOLDEN模块工程实现3.GOLDEN模块仿真4.正常工作时的更新问题5.实际工程问题6.实际工程下载链接总结前言学习一下FPGA

pp_0604·2023-12-24 04:24

ZYNQ之FPGA学习----Vivado功能仿真

1Vivado功能仿真阅读本文需先学习:FPGA学习----Vivado软件使用典型的FPGA设计流程，如图所示：图片来自《领航者ZYNQ之FPGA开发指南》Vivado设计套件内部集成了仿真器VivadoSimulator

鲁棒最小二乘支持向量机·2023-12-23 23:55

成为一名FPGA工程师：面试题与经验分享

在现代科技领域，随着数字电子技术的迅猛发展，FPGA（可编程逻辑器件）工程师成为了备受瞩目的职业之一。FPGA工程师不仅需要掌握硬件设计的基本原理，还需要具备良好的编程能力和解决问题的实践经验。

移知·2023-12-23 14:35

5.用Matlab如何将位深度为16的图片转换为二进制文件

5.用Matlab如何将位深度为16的图片转换为二进制文件1.问题的提出使用FPGA做图像处理的测试时，常常需要做一些图像的测试激励，需要将一些图片存储到FPGA中，一般来说FPGA芯片的片内ram不超过

大收藏家·2023-12-23 14:00

fpga.一份带缓冲的uart模块代码分享

一、写在开头-这个代码是整个库文件包工程的一部分，希望能在两年的时间写出完整的包，但是时间也不多，只能晚上空闲时断断续续写的，毕竟不能耽误打游戏不是-该工程的地址分享在gitee，建议直接看gitee的，blog的代码不会更新。基于Tank_nano_4k小蜜蜂开发板的常用开发库:给用gw1nsr设计的小蜜蜂开发板开发的常用软件库-这个uart模块支持rx、tx波特率分开，在应对io数量抓级时有可

啊？这...·2023-12-23 12:13

记录.在linux系统deepin上实现国产fpga高云小蜜蜂系列的烧录与开发

这次希望能够在我的一台畅网微的nas上能够开发高云的fpga，该cpu为n5100，平时看看网页，敲敲代码够用了。

啊？这...·2023-12-23 12:43

fpga.野火征途开发板实现74HC595串并转换控制数码管

一、写在开头这个小项目我是想试一试，如果不跟着野火的步骤：分析->波形图->编辑->仿真->debug，不用波形图纯脑补会用多久的时间，我会遇到什么问题？这个项目是控制数码管显示的，当然我没有看野火的数码管的视频。写不写波形图的区别首先是时间上：比用波形图至少慢了4倍，这个时间主要花在了debug上，是真的痛苦。然后是代码上，不用波形图时很多波形的时序都有点想当然了，实际运行的波形跟真正要的波形不

啊？这...·2023-12-23 12:42

FPGA——XILINX原语（1）

FPGA——XILINX原语（1）1.时钟组件（1）BUFG（2）BUFH（3）BUFR（4）BUFIO（5）使用场景2.IO端口组件（1）IDDR（2）ODDR（3）IDELAY1.时钟组件时钟结构（

云影点灯大师·2023-12-23 12:10

FPFA.一种二倍频电路代码描述以及测量详情

一、前言1、因为需要倍频电路所以找了个二倍频的电路，通过fpga实际测量发现经过倍频后的电路峰值降低。不过这个也正常，因为该电路只要过触发点就会开始发生波形变化，而电路的触发值不是峰值。

啊？这...·2023-12-23 12:40

伽马校正：FPGA

参考资料：ToneMapping与GammaCorrection-知乎(zhihu.com)Book_VIP:《基于MATLAB与FPGA的图像处理教程》此书是业内第一本基于MATLAB与FPGA的图像处理教程

NoNoUnknow·2023-12-22 20:37

【NI-RIO入门】理解Windows、Real Time与FPGA之间数据通信的原理

于NIkb摘录1.概述对于NIRIO系列设备（CompactRIO、sbRIO、myRIO等）进行编程时，需要注意有三个不同的组件。人机界面(HMI)。有时称为“主机”，为用户提供图形用户界面（GUI），用于监控系统状态和设置操作参数。使用HMI是可选的，因为RIO产品可以编程为无头运行，并且有些产品可以直接连接到嵌入式用户界面，但是当实施HMI时，它们可以采用Windows台式计算机、平板电脑或

東方神山·2023-12-22 19:01

【NI-RIO入门】使用其他文本语言开发CompactRIO

1.FPGA接口PythonAPIGettingStarted—FPGAInterfacePythonAPI19.0.0documentation2.FPGA接口CAPIFPGA接口CAPI是用于NI可重配置

東方神山·2023-12-22 19:01

FPGA项目（12）——基于FPGA的万年历设计

本次做的设计，使用了正点原子的开拓者FPGA开发板，并且在开发板上验证了功能，通过了实物测试。实物图片如下：对于本次设计，我还拍了实物演

嵌入式小李·2023-12-22 17:22

FPGA中的HP Bank、HR Bank、HD Bank。

在开发FPGA绑定管脚时，经常会看到HPBank、HRBank和HDBank，它们分别是什么意思？分别可以适用于哪些应用个？

Me sl ··2023-12-22 11:55

跑马灯实验

2.掌握FPGA编程入门知识、利用门级方法实现简单逻辑电路。3.继续学习VerilogHDL语法、掌握跑马灯的设计、熟悉调试过程。

小i青蛙·2023-12-22 10:43

【FPGA 器件比较】Altera -- Xilinx

比较以下市场前二名的产品线及定位应用场景XilinxAltera高性能VersalAgilexF/I性能Virtex/Kintex/Artix/ZynqUltraScale+AgilexF/I/Stratix10中档Virtex/Kintex/Zynq~7/UltraScaleStratix10/Arria10低成本Artix-7Sparton-7Cyclone10如上表，altera被蓝厂收购后

hcoolabc·2023-12-22 10:43

FPGA高端项目：基于GTH的 4K HDMI 视频收发例程，提供工程源码和技术支持

9527华安·2023-12-22 10:11

EDA实验-----4*4矩阵键盘模拟音符测试（Quartus II ）

2、实验仪器设备PC机一台FPGA实验开发系统一套。3、实验原理本实验根据蜂鸣器工作频率不同，从而发出不同的音符的声音。故本实验是将主时钟进

Gretel Tade·2023-12-22 02:35

EDA实验-----直流电机驱动设计（Quartus II ）

二、实验仪器设备PC机一台FPGA实验开发系统一套。三、实验的重点和难点重点：掌握直流电

Gretel Tade·2023-12-22 02:04

Achronix提供由FPGA赋能的智能网卡（SmartNIC）解决方案来打破智能网络性能极限

作者：Achronix随着人工智能/机器学习（AI/ML）和其他复杂的、以数据为中心的工作负载被广泛部署，市场对高性能计算的需求持续飙升，对高性能网络的需求也呈指数级增长。高性能计算曾经是超级计算机这样一个孤立的领域，而现在从超级计算机到边缘解决方案，在各个层面都可以看到高性能计算，随着我们推动更快的解决方案进入市场，网络安全和高复杂性应用在其中也扮演着更重要的角色。为了满足对网络加速的需求，并提

电子科技圈·2023-12-21 23:08

在图像处理中应用深度学习技术

点击上方“小白学视觉”，选择加"星标"或“置顶”重磅干货，第一时间送达工业应用中FPGA上的神经元网络(CNN)深度学习应用凭借其在识别应用中超高的预测准确率，在图像处理领域获得了极大关注，这势必将提升现有图像处理系统的性能并开创新的应用领域

小白学视觉·2023-12-21 21:52

RK3588安装TVM-CPU版本

以下是关于TVM的详细介绍：TVM的目标是将深度学习模型的优化和编译过程自动化，以便开发人员可以轻松地将其模型部署到各种硬件平台上，包括CPU、GPU、FPGA等。

呆呆珝·2023-12-21 17:51

长文预警【深度学习】基于 Pytorch 的网络训练

我是雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。关注公众号【集成电路设计教程】，获取更多学习资料，并拉你进“IC设计交流群”。

雪天鱼·2023-12-21 09:08

UART协议——FPGA代码篇

一.串口（UART）协议简介UART串口通信有几个重要的参数，分别是波特率、起始位、数据位、停止位和奇偶检验位，对于两个使用UART串口通信的端口，这些参数必须匹配，否则通起始位：表示数据传输的开始，电平逻辑为“0”。数据位：可能值有5、6、7、8、9，表示传输这几个bit位数据。一般取值为8，因为一个ASCII字符值为8位。奇偶校验位：用于接收方对接收到的数据进行校验，校验“1”的位数为偶数(偶

我来挖坑啦·2023-12-21 08:15

【INTEL（ALTERA）】 quartus 使用Intel Agilex7 F-Tile 变体的以太网子系统 IP示例时仿真和硬件中都无法正常运行1

现象为什么具有40GbE、50GbE或100GbE端口的IntelAgilex®7F-Tile变体的以太网子系统英特尔®FPGAIP示例设计且客户端接口参数设置为“MACAvalonST”，在仿真和硬件中都无法正常运行

神仙约架·2023-12-21 08:45

【INTEL（ALTERA）】 quartus使用 F-tile IP 的 Cadence Xcelium* 和 Synopsys VCS* 模拟器上看到详细阐述错误英特尔® FPGA

说明由于英特尔®Quartus®PrimeProEdition软件23.3和23.2版本的更改，在使用CadenceXcelium*和SynopsysVCS*模拟器详细阐述时，您可能会看到以下错误：SynopsysVCS*模拟器错误-[ICPD_INIT]非法组合驱动程序/eda/sim_lib/synopsys/ctfb_hssi_atoms_ncrypt.sv、4246150CadenceXc

神仙约架·2023-12-21 08:45

【INTEL（ALTERA）】 quartus使用编译仿真库时为何会出现“指定仿真工具可执行文件位置”错误

说明由于英特尔®Quartus®Prime专业版软件23.3及更早版本存在一个问题，EDA仿真编译器在尝试使用Questa*英特尔®FPGA版编译库时可能无法找到仿真工具的位置，因为最新版本的工具名称中不包含

神仙约架·2023-12-21 08:45

高速视频采集卡设计方案：620-基于PCIe的高速视频采集卡

北京太速科技产品固化FPGA逻辑，适配视频连续采集，缓存容量2GB，开源的PCIeQT客户端软件，用户可以在很短的时间内完成视频程序的开发，开发效率高、难度小。适用于：实验室数据采集，记录等应用。

hexiaoyan827·2023-12-21 08:13

FPGA模块——以太网芯片MDIO读写

FPGA模块——以太网MDIO读写MDIO接口介绍MDIO接口代码（1）MDIO接口驱动代码（2）使用MDIO驱动的代码MDIO接口介绍MDIO是串行管理接口。

云影点灯大师·2023-12-21 08:13

【INTEL（ALTERA）】 quartus 在 F-Tile 以太网多速率英特尔® FPGA IP同时启用了自动协商和链路训练时生成严重警告

说明由于英特尔®Quartus®Prime专业版软件版本23.4存在问题，包含启用ANLT的F-Tile以太网多速率英特尔®FPGAIP的动态重新配置项目将生成严重警告。

神仙约架·2023-12-21 08:12

【自用】Ubuntu20.4从输入法到ddr200t运行HelloWorld

百度网盘安装三、Vivado2022.2安装四、编译蜂鸟E203自测样例1.环境准备2.下载e203_hbirdv2工程文件3.尝试编译自测案例1.安装RISC-VGNU工具链2.编译测试样例4.用vivado为FPGA

庚_·2023-12-21 03:01

FPGA实现 TCP/IP 协议栈客户端纯VHDL代码编写提供4套vivado工程源码和技术支持

9527华安·2023-12-20 17:39

FPGA 实现 LeNet-5 卷积神经网络数字识别，提供工程源码和技术支持

目录1、前言LeNet-5简洁基于Zynq7020的设计说明PL端FPGA逻辑设计PS端SDK软件设计免责声明2、相关方案推荐卷积神经网络解决方案FPGA图像处理方案3、详细设计方案PL端：ov7725

9527华安·2023-12-20 17:35

【一】FPGA实现SPI协议之SPI协议介绍

【一】FPGA实现SPI协议之SPI协议介绍一、spi协议解析spi协议有4根线，主机输出从机输入MOSI、主机输入从机输出MISO、时钟信号SCLK、片选信号SS\CS。一般用于主机和从机之间通信。

@晓凡·2023-12-20 16:36

燎原星火*·2023-12-20 16:04

FPGA未解之谜

一.ila一会能加载出波形，一会加载不出波形——在自己做的v7开发板中遇到，其他开发板从未遇到过1.小梅哥说：可能与硬件jtag连接不稳定导致。

燎原星火*·2023-12-20 16:32

zynqmp Linux + 裸机（A53-0 Linux，A53-1 2 3 裸机大数据量实时处理，R5-0 协议处理，R5-1 屏幕显示逻辑等）填坑笔记

fpga和arm采用预留内存的方式，采用neon协处理器只能做到250M/S的速度，预留内存采用mmap的方式，当读取内存页的时候采用缺页中断的方式，导致速度拖沓而且预留内存没有进行Linux系统的内存管理

小坏坏_·2023-12-20 15:38

vivado 创建合成约束

AMDFPGA包括许多可以以多种不同方式使用的逻辑功能。你的需要约束来引导合成引擎找到满足所有设计的解决方案实现结束时的需求。

cckkppll·2023-12-20 14:26

iOS开发笔记-89:Swift5 - 状态栏文字颜色

最近又碰到这个问题，我的成功案例。时间：2019.5.6版本：swift5修改颜色代码：//状态栏文字颜色overridevarpreferredStatusBarStyle:UIStatusBarStyle{return.default//黑色字体}第一步：info.plist中修改屏幕快照2019-05-06上午9.36.59.pngUIViewControllerBasedStatusBar

原味蛋炒饭·2023-12-20 11:51

MCU Pin2Pin w STM32, FPGA Pin2Pin w Altera

1Deviceoverview1.1IntroductionTheAG32familyof32-bitmicrocontrollersisdesignedtooffernewdegreesoffreedomandrichcompatibleperipherals,andcompatiblepinandfeaturestoMCUusers.AG32productseriesofferssupreme

Embeded_FPGA·2023-12-20 10:35

AD采集卡设计方案：630-基于PCIe的高速模拟AD采集卡

北京太速科技，产品固化FPGA逻辑，适配2路1Gsps/2路2Gsps采集，实现PCIe的触发采集，单次采集容量2GB，开源的PCIeQT客户端软件，用户可以在很短的时间内完成采集器程序的开发，如连续信号采集

hexiaoyan827·2023-12-20 05:52

模拟适配器设计方案：360-基于10G以太网的模拟适配器

产品固化FPGA逻辑，适配8路125M

hexiaoyan827·2023-12-20 05:22

推荐频道

FPGA开发笔记

AG16KDDF256 User Manual

“FPGA+MDIO总线+UART串口=高效读写PHY芯片寄存器！“（含源代码）

FPGA设计时序约束十二、Set_Clock_Sense

FPGA设计时序约束十一、others类约束之Set_Maximum_Time_Borrow

FPGA设计时序分析概念之Timing Arc

FPGA设计时序约束十三、Set_Data_Check

FPGA问题汇总

使用MATLAB对VIVADO工程进行simulink仿真

FPGA程序远程在线更新QUICKBOOT

ZYNQ之FPGA学习----Vivado功能仿真

成为一名FPGA工程师：面试题与经验分享

5.用Matlab如何将位深度为16的图片转换为二进制文件

fpga.一份带缓冲的uart模块代码分享

记录.在linux系统deepin上实现国产fpga高云小蜜蜂系列的烧录与开发

fpga.野火征途开发板实现74HC595串并转换控制数码管

FPGA——XILINX原语（1）

FPFA.一种二倍频电路代码描述以及测量详情

伽马校正：FPGA

【NI-RIO入门】理解Windows、Real Time与FPGA之间数据通信的原理

【NI-RIO入门】使用其他文本语言开发CompactRIO

FPGA项目（12）——基于FPGA的万年历设计

FPGA中的HP Bank、HR Bank、HD Bank。

跑马灯实验

【FPGA 器件比较】Altera -- Xilinx

FPGA高端项目：基于GTH的 4K HDMI 视频收发例程，提供工程源码和技术支持

EDA实验-----4*4矩阵键盘模拟音符测试（Quartus II ）

EDA实验-----直流电机驱动设计（Quartus II ）

Achronix提供由FPGA赋能的智能网卡（SmartNIC）解决方案来打破智能网络性能极限

在图像处理中应用深度学习技术

RK3588安装TVM-CPU版本

长文预警【深度学习】基于 Pytorch 的网络训练

UART协议——FPGA代码篇

【INTEL（ALTERA）】 quartus 使用Intel Agilex7 F-Tile 变体的以太网子系统 IP示例时仿真和硬件中都无法正常运行1

【INTEL（ALTERA）】 quartus使用 F-tile IP 的 Cadence Xcelium* 和 Synopsys VCS* 模拟器上看到详细阐述错误英特尔® FPGA

【INTEL（ALTERA）】 quartus使用编译仿真库时为何会出现“指定仿真工具可执行文件位置”错误

高速视频采集卡设计方案：620-基于PCIe的高速视频采集卡

FPGA模块——以太网芯片MDIO读写

【INTEL（ALTERA）】 quartus 在 F-Tile 以太网多速率英特尔® FPGA IP同时启用了自动协商和链路训练时生成严重警告

【自用】Ubuntu20.4从输入法到ddr200t运行HelloWorld

FPGA实现 TCP/IP 协议栈 客户端 纯VHDL代码编写 提供4套vivado工程源码和技术支持

FPGA 实现 LeNet-5 卷积神经网络 数字识别，提供工程源码和技术支持

【一】FPGA实现SPI协议之SPI协议介绍

高速口相关知识

FPGA未解之谜

zynqmp Linux + 裸机 （A53-0 Linux，A53-1 2 3 裸机大数据量实时处理，R5-0 协议处理，R5-1 屏幕显示逻辑等）填坑笔记

vivado 创建合成约束

iOS开发笔记-89:Swift5 - 状态栏文字颜色

MCU Pin2Pin w STM32, FPGA Pin2Pin w Altera

AD采集卡设计方案：630-基于PCIe的高速模拟AD采集卡

模拟适配器设计方案：360-基于10G以太网的模拟适配器

FPGA实现 TCP/IP 协议栈客户端纯VHDL代码编写提供4套vivado工程源码和技术支持

FPGA 实现 LeNet-5 卷积神经网络数字识别，提供工程源码和技术支持

zynqmp Linux + 裸机（A53-0 Linux，A53-1 2 3 裸机大数据量实时处理，R5-0 协议处理，R5-1 屏幕显示逻辑等）填坑笔记