FPGA技术开发第38页

教育增长圈-教育操盘手03期-000神灯-D4成功率和短板

某马编程项目背景：一、启动资源评估【市场容量】（1）目标用户：小学生（2）用户规模：1亿以上（3）市场规模：市场份额x客单价=1亿*2000=2000亿【创始团队】（1）能力模型：产品开发能力、用户洞察、技术开发能力

000神灯·2023-11-19 19:09

Critical Warning: Synopsys Design Constraints File file notfound: 'CMTT.sdc'. A Synopsys Design Cons

在使用quartusii进行FPGA开发时，遇到如下警告信息：CriticalWarning:SynopsysDesignConstraintsFilefilenotfound:'CMTT.sdc'.ASynopsysDesignConstraintsFileisrequiredbytheTimeQuestTimingAnalyzertogetpropertimingconstraints.Wit

亦可西·2023-11-19 18:04

基于Zynq FPGA对雷龙SD NAND的测试

文章目录一、SDNAND特征1.1SD卡简介1.2SD卡Block图二、SD卡样片三、Zynq测试平台搭建3.1测试流程3.2SOC搭建四、软件搭建五、测试结果六、总结一、SDNAND特征1.1SD卡简介雷龙的SDNAND有很多型号，在测试中使用的是CSNP4GCR01-AWM与CSNP32GCR01-AOW。芯片是基于NANDFLASH和SD控制器实现的SD卡。具有强大的坏块管理和纠错功能，

PPRAM·2023-11-19 18:01

FPGA资源之LUT

资源简介二、LUT查找表资源（SLICEM、SLICEL）三、LUT资源3.1LUT资源工作原理3.2LUT资源内部结构3.3LUT功能的拓展3.4LUT硬件原语一、CLB资源简介 Xilinx7的FPGA

PPRAM·2023-11-19 18:31

【Synopsys Bug记录】DC综合报错（显示warning：Unable to resolve reference）

该SOC已经成功在FPGA上运行了，按理说在设计上是没有问题的。在反复查看综合报告与RTL设计源码后，终于解决了Bug。

PPRAM·2023-11-19 18:01

瓷片电容、钽电容、电解电容区别---电源设计中的去耦电容应用实例

很多人搞ARM，搞DSP，搞FPGA，乍一看似乎搞的很高深，但未必有能力为自己的系统提供一套廉

KeFan2615·2023-11-19 18:15

ZYNQ7020 FPGA如何从Flash启动的详细步骤

ZYNQFPGA程序固化FLASH一、创建BOOT.bin工具vivado2017.41创建工程。包括创建工程，编写程序，添加约束。2创建一个BD文件。

硬是要得·2023-11-19 13:36

基于FPGA的五子棋（论文+源码）

1.系统设计在本次设计中，整个系统硬件框图如下图所示，以ALTERA的FPGA作为硬件载体，VGA接口，PS/2鼠标来完成设计，整个系统可以完成人人对战，人机对战的功能。

沐欣工作室_lvyiyi·2023-11-19 12:58

《赌在技术开发上》将专业化作为基轴，开发技术，经营企业研究工作世界领先—应用于电子工业

我是宁波百事达工具/格雷公司/宁波盛和塾诚敬组，格雷读书会同心队何绍成,这是我每天至少一篇文字的第883篇文字(2021/12/5)《赌在技术开发上》将专业化作为基轴，开发技术，经营企业研究工作世界领先

晋慧绍成·2023-11-19 09:34

某大厂伺服驱动器量产方案

标配CANopen、高精度运动控制，高速总线通讯，主芯片28335+FPGA，已验证过，带can和485通讯，程序代码能自动识别电机参数、惯量识别、低频振动抑制，含MODBUS、CANopen通讯。

cooldog123pp·2023-11-19 09:32

FPGA模块——IIC协议（读写PCF8591）

FPGA模块——IIC协议（读取PCF8591）PCF8591/AT8591芯片对iic协议的使用PCF8591/AT8591芯片低功耗8位CMOS数据采集设备，4路模拟输入，1路模拟输出，分时多路复用

云影点灯大师·2023-11-19 07:30

[ZYNQ]开发之基于 AN108 模块的ADC 采集以太网传输

二、任务分析本实验的硬件设计部分及vitis均参照了ALINXFPGAZYNQUltrascale+MPSOC教程中实验基于AN9280模块的ADC采集以太网传输，其B站视频链接如下【62】ALINXZynqMPSoCXILINXFPGA

Laid-back guy·2023-11-19 06:24

Zynq上用Lwip接收命令，发送数据

主要的学习资源都来自于Xilinx的官方例子，还有FPGADesigner同学的blog。年纪大了，一边带孩子一边学习，效率实在低。还有很多地方搞不明白，只有在以后的日子里慢慢补。

头有点晕™·2023-11-19 06:17

ai剪辑矩阵系统源码+无人直播系统源码技术开发

开发AI剪辑矩阵系统和无人直播系统源码，需要以下步骤：1.市场调研：了解市场需求和竞品情况，明确系统的功能和特点。2.系统设计：设计系统的整体架构和功能模块，包括视频剪辑、直播推流、实时互动、数据分析等功能模块。3.开发工具选择：选择适合的开发工具，如Python、Java、C++等，以及相关的框架和库。4.AI剪辑矩阵系统开发：使用人工智能技术，如深度学习、计算机视觉等，开发视频剪辑功能，实现自

开发者ylhd898978·2023-11-19 05:53

可信区块链运行监测服务平台（TBM）正式发布

6月29日，“Web3.0信任科技大会”于长沙开幕，大会由长沙市人民政府、中国信息通信研究院、中国通信标准化协会联合主办，长沙市委网络安全和信息化委员会办公室、长沙市工业和信息化局、长沙经济技术开发区管理委员会

区块链服务网络（BSN）·2023-11-19 04:20

LabVIEW编程开发NI-USRP

USRP是市场上最开放、最通用的SDR，可帮助工程师在主机和FPGA上使用各种软件开发工具构建系统。有多种选项可用于对基于SDR的系统的主机进行编程。

LabVIEW开发·2023-11-19 00:35

Verilog中双向端口（inout）的原理和使用方法

Inout端口的实现是使用三态门，如FPGA中的管脚复用部分：三态门的第三个状态是高阻态Z。在实际电路中高阻态意味着响应的管脚悬空、断开。当三态

码尔泰·2023-11-18 21:13

ISP 图像信号处理器数字IP实现

ZynqMP-ISPDemo基于KV260(ARM+FPGA)平台，设计实现了CIS(AR1335接在IAS1口)配置，MIPI接收，ISP处理，DP显示。3MP-RAW10@30FPS。

Ryan_bian·2023-11-18 20:45

AMD：MI300 AI加速器终于来了

AMD（NASDAQ：AMD）是一家领先的半导体公司，以其高性能CPU、GPU、FPGA和DPU产品组合而闻名。

松果智能·2023-11-18 20:09

【2021集创赛】Arm杯二等奖-基于Arm核的智慧病房手势识别方案

上海交通大学队伍名称：芯灵手巧指导老师：王琴、景乃锋参赛队员：林圣凯、林新源、莫志文总决赛奖项：二等奖1.项目概述1.1选题背景我们的选题背景是考虑到很多卧床病人不便于独自向医护人员提出护理请求，因此我们想到在FPGA

极术社区·2023-11-18 18:15

Xilinx FPGA用户原语介绍

不同的厂商，原语不同；同一家的FPGA，不同型号的芯片，可以也不一样；原语类似最底层的描述方法。

亦可西·2023-11-17 17:23

一文最全科普FPGA技术知识

FPGA是可以先购买再设计的“万能”芯片。

EDA365电子论坛·2023-11-17 15:15

运动控制中的精插补和粗插补

最近每天完善这篇博客精插补是运动控制的一个主要技术点，主要由fpga完成，对实时性要求较高，目前国内中低端的运动控制器精插补原理基本上都参考了MCX314这个芯片，你可以大概去找一下这个芯片资料，看一下芯片内部结构

寒听雪落·2023-11-17 15:18

笔记 | 一句话解释技术开发关键词

技术边界指在现有技术水平之下，可以被技术实现的需求范围。对于产品设计者来说，在设计产品时需要了解技术的边界在哪儿，需要知道什么样的设计在今天能被满足，但同时也不受制于技术边界。APPApplication，应用程序，主要指安装在智能手机上的软件，主要的手机系统有：iOS、androiAPPApplication，应用程序，主要指安装在智能手机上的软件，主要的手机系统有：iOS、androidWeb

.Sunflower·2023-11-17 11:51

使用FDATOOL生成xilinx中FIR滤波器IP核的系数

FilterDesigner&AnalysisTool”工具界面：2、点击左下角的Setquantizationparameter，设置Filterarithmetic为Fixed-point（定点，由于有些FPGA

weixin_30249203·2023-11-17 10:02

MATLAB+VIVADO设计FIR滤波器

提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档文章目录前言一、滤波器系数的生成二、FPGA的实现1.FIR滤波器IP核2.导入参数总结前言数字信号处理中需要用到FIR滤波器进行一些滤波处理或加窗

judas1801·2023-11-17 10:58

FPGA 20个例程篇：9.DDR3内存颗粒初始化写入并通过RS232读取（上）

DDR3颗粒作为当前较为常见的一种储存器，在计算机和嵌入式产品中得到广泛应用，尤其是在涉及到大数据量交互的场合，在FPGA领域比如视频加速处理、AD高速采集、PCIE上位机开发、SFP万兆光口传输等，几乎都能看到

青青豌豆·2023-11-17 07:07

短视频ai剪辑分发账号矩阵系统（招商oem）----源头技术开发

短视频ai剪辑分发账号矩阵系统1.视频剪辑工具——原创短视频一键生成，视频剪辑亮点分析（1）多模式智能剪辑包含智能混剪逻辑、智能组合、场景顺序、图片生成视频等多种模式。在视频创作上也做了简化，即使是没有剪辑能力的创作者，也可以实现傻瓜式一键操作。全店ip形象打造、达人口播探店、网红门店打卡、商家广告宣传、AI一键成片、一键剪同款、快速解决商家批量剪辑、账号可达千人账号同时批量管理的问题（2）剪辑系

云罗互动yx898978·2023-11-17 07:50

H5游戏、app游戏、小程序游戏

H5游戏（HTML5游戏）：H5游戏是基于HTML5技术开发的在线游戏，可以在Web浏览器中直接运行，无需额外的插件或软件。

中懿游·2023-11-17 07:00

2019南昌市计算机教师招聘,南昌经济技术开发区2019年招聘教师拟聘用人员名单...

根据江西省教育厅、江西省人力资源和社会保障厅《关于做好2019年全省中小学教师招聘工作的通知》(赣教师字〔2019〕5号)和《江西省2019年中小学教师招聘公告》的文件精神，及《2019年全省中小学教师招聘南昌经济技术开发区区属学校教师招聘公告

涂诗语·2023-11-17 06:40

ZYNQ-RAM

RAM是FPGA中常用的基础模块，可广泛应用于缓存数据。本实验主要介绍RAM的读写操作。

冬日暖杨杨·2023-11-17 04:07

ZYNQ之FPGA 片内RAM读写测试实验

文章目录前言一、添加RAMIP核二、编写测试程序三、添加ILA四、分配管脚五、Simulator仿真六、硬件调试总结前言本实验的主要内容是介绍如何使用FPGA内部的RAM以及程序对该RAM数据的读写操作

西岸贤·2023-11-17 03:36

【ZYNQ】从入门到秃头07 FPGA 片内 RAM && ROM 读写测试实验

文章目录FPGA片内RAM读写测试实验实验原理创建Vivado工程RAM的端口定义和时序测试程序编写VerilogIO约束Testbeachsimulation仿真板上验证添加ILAIP核生成bitstreamFPGA

“逛丢一只鞋”·2023-11-17 03:05

ZYNQ 通过GP总线读取PL端RAM存储的数据

2，SRAM介绍（双端口RAM结构）Xilinx的ZYNQ内部FPGA是virtex7系列，内部有32KB的BlockMemory，

寒听雪落·2023-11-17 03:35

ZYNQ&FPGA RAM IP核实验

RAMIP核介绍RAM的英文全称是RandomAccessMemory，即随机存取存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址中读出数据，其读写速度是由时钟频率决定的。RAM主要用来存放程序及程序执行过程中产生的中间数据、运算结果等。

Nadukab·2023-11-17 03:34

【FPGA】RAM伪双端口

【FPGA】RAM伪双端口一、RAM1、什么是RAM2、作用3、读写速率4、ZTNQ7020blockRAM资源5、数据宽度配置6、端口介绍二、RAM配置1、配置界面介绍：2、参数设置三、RAM驱动方法

杜宇听澜·2023-11-17 03:34

（二）FPGA IP核使用教程——单端口RAM

文章目录（二）FPGAIP核使用教程——单端口RAM0致读者1实验任务2RAM简介3程序设计3.1RAMIP核配置3.2时序图详解3.3顶层模块设计3.3.1代码编写3.4RAM读写模块设计3.4.1绘制波形图

ChinaRyan666·2023-11-17 03:31

【FPGA】zynq 单端口RAM 双端口RAM 读写冲突写写冲突

RAMRAM读写分类RAM原理及实现RAM三种读写模式不变模式写优先读优先单端口RAM伪双端口RAM真双端口RAM读写冲突和写写冲突读写冲突写写冲突总结：RAMRAM的英文全称是RandomAccessMemory，即随机存取存储器，简称随机存储器，它可以随时把数据写入任一指定地址的存储单元，也可以随时从任一指定地址的存储单元中读出数据，其读写速度是由时钟频率决定的。具体的分类讲解可以看SDRAM

Z小旋·2023-11-17 03:29

【区块链技术开发】十个比较流行的以太坊智能合约开发框架

专栏：【区块链技术开发】前期文章：【区块链技术开发】剖析区块链Ganache模拟器工具及其智能合约部署区块链的查询方式【区块链技术开发】基于Web3.js以太坊网络上的智能合约的交互及其应用【区块链技术开发

源代码杀手·2023-11-17 03:25

以太坊(ethereum)技术开发相关资料

收集所有以太坊(ethereum)技术开发相关资料INTRO介绍Started入门区块链技术指南区块链领域比较系统的入门资料什么是以太坊？什么是智能合约？

落叶无声9·2023-11-17 01:31

为什么很多人从FPGA转IC前端岗?哪个前景好？

很多入行不久的朋友潜意识里会认为FPGA是很高深的东西，能掌握FPGA的一定都是极其厉害的人。其实，这是一个误解。

IC修真院·2023-11-17 01:49

智慧校园电子班牌系统源码，实现了学校、教师、学生、家长多端的信息互通

智慧校园云平台电子班牌系统源码人脸识别物联网技术开发电子班牌系统又称之为智慧班牌，是当前校园数字化信息化建设、文化建设的主流，是校园日常工作安排、校园信息发布、班级文化风采展示、课堂交流、家校互通的重要应用载体

淘源码d·2023-11-17 00:36

FPGA——基于IIC协议的EEPROM功能实现

目录一、EEPROM介绍二、I2C协议2.1简介2.2I2C总线协议2.2.1开始与停止条件2.2.2地址帧2.2.3数据帧三、EEPROM24C02芯片3.1写时序3.2读时序四、核心代码4.1I2C协议4.1.1逻辑图4.1.2相关代码4.2EEPROM读写控制模块4.2.1原理框图4.2.2相关代码五、总结一、EEPROM介绍EEPROM（ElectricallyErasableProgra

草木的FPGA学习之旅·2023-11-16 23:17

FPGA学习笔记——IIC总线解析及三态门

简介IIC（Inter-IntegratedCircuit）其实是IICBus简称，所以中文应该叫集成电路总线，它是一种串行通信总线，使用多主多从架构。它有两根线，一根时钟线SCL，一根数据线SDA，半双工串行同步通信。设备空闲状态：高电平因为高电平可以检测设备的好坏。起始位：时钟线高的时候，数据线拉低；停止位：时钟线高的时候，数据线拉高。在起始信号产生之后，总线就处于被占用的状态，在终止信号产生

蓝藻F·2023-11-16 23:11

FPGA/数字IC求职笔试面试(1)之IIC协议详解

FPGA/数字IC求职笔试面试(1)之IIC协议详解文章目录FPGA/数字IC求职笔试面试(1)之IIC协议详解前言一、概述：二、具体协议1.先来大致猜测2.IIC协议时序三、协议实现步骤(以读写EEPROM

Dawn_yuan·2023-11-16 23:41

FPGA模块——HDMI输出模块

FPGA模块——HDMI输出模块数据点rgb输出模块视频帧驱动模块1.TMDS编码模块2.编码数据并转串模块（原语/IP核）3.异步复位，同步释放模块4.集成编码+并转串+差分+复位模块的HDMI接口使用

云影点灯大师·2023-11-16 23:05

FPGA模块——串口发送和接收模块

FPGA模块——串口模块发送代码接收代码管脚约束发送代码1.使用发送模块使用这个模块需要output一个发送端口outputuart_txd，//UART发送端口/*------------------

云影点灯大师·2023-11-16 23:35

FPGA——IP核基础操作

FPGA——IP核基础操作IP核例化模块时钟IP核RAMIP核IP核例化模块找到模版加入代码中时钟IP核配置模式功能配置输入时钟输出配置RAMIP核

云影点灯大师·2023-11-16 23:34

FPGA模块——IIC协议（FPGA做主机操作24C64）

FPGA模块——IIC协议（FPGA做主机操作24C64）EEPROM（24C64）向器件写数据时序向器件读数据时序IIC协议FPGA主机代码IIC读寄存器驱动（指定地址单次读写）EEPROM（24C64

云影点灯大师·2023-11-16 23:59

ai批量剪辑矩阵无人直播一站式托管系统源头技术开发

一、剪辑技术开发智能剪辑：咱们研发公司自主研发的，包括算法，算法是阶乘算法，无限产出，六大剪辑模式已经满足当下需求了，当然剪辑出的视频可以一键发布，也可以内部批量发布，都可以的，这个发布端口是需要有的：

-- yx898978·2023-11-16 23:00

推荐频道

FPGA技术开发