FPGA技术开发

基于SSM的高校毕业选题管理系统设计与实现

末尾获取源码开发语言：JavaJava开发工具：JDK1.8后端框架：SSM前端：采用JSP技术开发数据库：MySQL5.7和Navicat管理工具结合服务器：Tomcat8.5开发软件：IDEA/Eclipse
曾几何时…·2023-11-20 23:05

【转】FPGA笔试数电部分

转自http://yuqix.blog.51cto.com/979066/2148641：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。答案应该与上面问题一致〔补充〕：同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无
qp314·2023-11-20 22:41

FPGA大公司面试笔试数电部分

FPGA大公司面试笔试数电部分1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。
cuiweitju·2023-11-20 22:40

FPGA面试题

1：什么是同步逻辑和异步逻辑？（汉王）同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。答案应该与上面问题一致〔补充〕：同步时序逻辑电路的特点：各触发器的时钟端全部连接在一起，并接在系统时钟端，只有当时钟脉冲到来时，电路的状态才能改变。改变后的状态将一直保持到下一个时钟脉冲的到来，此时无论外部输入x有无变化，状态表中的每个状态都是稳定的。异步时序逻辑电路的特点：电路中除可
flower314·2023-11-20 22:40

【FPGA】Verilog：实现 RS 触发器 | Flip-Flop | 使用 NOR 的 RS 触发器 | 使用 NAND 的 RS 触发器

目录0x00RS触发器（RSFlip-Flop）0x01实现RS触发器0x02使用NOR的RS触发器0x03使用NAND的RS触发器0x00RS触发器（RSFlip-Flop）触发器（Flip-Flop）是一种带有时钟的二进制存储设备，用于存储0和1的值。只有在时钟信号的边沿转换时，存储的0或1的值才会改变。从1到0的转换称为下降沿触发，而从0到1的转换称为上升沿触发。触发器中存储的值在触发器的输
柠檬叶子C·2023-11-20 22:06

m 序列生成电路的 FPGA 实现

本文讨论m序列生成电路的FPGA实现方法。
洋洋Young·2023-11-20 21:56

【转载】odoo技术开发白皮书 第一部分 第六章 搜索

转载：http://book.odoomommy.com/chapter1/README4.html第六章搜索Odoo中最常用的操作一就是搜索,与我们常见的管理系统不同的是Odoo的搜索是可以由用户自定义的,具体地说,就是Odoo的搜索系统提供了本页面全部支持搜索的字段列表和与之配套的操作列表,用户根据自己的需求,搭积木式的方式组合出满足自己的搜索条件,然后确认,生成搜索的结果.主要的实现部件就是
爱吃菜菜的小女孩·2023-11-20 21:26

【转载】odoo技术开发白皮书 第二部分 第一章 ORM

转载：http://book.odoomommy.com/chapter2/第一章ORModoo开发的大多数场景都是基于它的ORM框架进行的,一少部分要求性能的场景才会涉及到原生SQL的使用.本章我们将带大家认识基本的ORM方法,可以满足我们大部分场景的开发.下面是一个方法的列表,可以点击迅速浏览相应的介绍.最基础的三大方法(createwriteunlink)已经在第一部分介绍过了,本章不再赘述
爱吃菜菜的小女孩·2023-11-20 21:55

【转载】odoo技术开发白皮书 第二部分 第二章 模型

转载：http://book.odoomommy.com/chapter2/README9.html第二章模型odoo中的三种model类型TransientModelAbstractModelModelTransientModelTransientModel是指一种临时对象，它的数据将被系统定期清理，因此这就决定了它的使用场景不可以作为数据的持久化使用，只能作为临时对象使用。在odoo中，Tra
爱吃菜菜的小女孩·2023-11-20 21:55

国产高云FPGA：OV5640图像视频采集系统，提供Gowin工程源码和技术支持

目录1、前言免责声明2、相关方案推荐国产高云FPGA相关方案推荐国产高云FPGA基础教程3、设计思路框架视频源选择OV5640摄像头配置及采集动态彩条VideoFrameBuffer图像缓存DDR3MemoryInterface4
9527华安·2023-11-20 21:24

vivado产生报告阅读分析12-时序报告8

ReportDatasheet“ReportDatasheet”（数据手册报告）命令用于报告系统级集成中使用的FPGA操作参数。
cckkppll·2023-11-20 21:39

AI开发助手TalkX：提高编码效率和质量的IDEA插件

然而，随着科技的发展，AI如洪水猛兽般席卷整个互联网，一款全新的智能AI开发助手在这样的大环境下应运而生：TalkX——专为技术开发群体量身定制的IDEA插件。TalkX能在编码过程中带来哪些帮助？
TalkX·2023-11-20 16:18

ZYNQ学习笔记：基本介绍

可编程的SoC叫做SoPC，FPGA就是这样的可编程配置的片上系统，ZYNQ则是在FPGA的基础上又加入了嵌入式系统部分。即ZYNQ=F
zkj12340·2023-11-20 16:49

我的数字IC学习路线

引言很多朋友和我一样也是从FPGA转行入到数字IC，所以对数字IC很多知识也不是很清楚，我也一样不清楚，我想把我的数字IC学习路线记录在此,全网也没有博客能如此详细的汇总这条路线并且分享出来，本博主希望开一个第一次
ciscomonkey·2023-11-20 16:15

FPGA实现直流电机驱动(速度位置控制)

一.简介本篇文章将介绍如何使用FPGA实现一个直流有刷电机控制器，主要包括速度控制和角度控制(好像在无刷电机控制中，习惯将其称为环，即速度环和角度环(位置环))。
FPGA之旅·2023-11-20 15:45

FPGA驱动eMMC系列(二)-------上电初始化

FPGA驱动eMMC系列(一)-------简介二.上电启动手册上面有对这部分的描述，可惜的是，这部分内容在手册的末尾，约278页，看完前面大部分，可能还是云里雾里。
FPGA之旅·2023-11-20 15:15

FPGA驱动eMMC系列(三)-----命令的发送与接收

关注微信公众号FPGA之旅回复eMMC代码V1获取完整工程，目前支持高速和HS200.HS400有点问题，可能是我PCB的问题。FPGA驱动eMMC系列(二)
FPGA之旅·2023-11-20 15:15

FPGA语法相关知识合集

一.相关概念1.四种结构说明语句2.initial与always的异同点3.task与function的3个不同点4.task的语法结构(定义及调用)5.function的语法结构(定义及调用)6.function的一个必须有和一个必须没有，使用规则7.自动（递归）函数是什么？8.四种用来输出信息的系统任务是？9.$display()的格式？10.$display()输出不定值和高阻值的规则？11
little ur baby·2023-11-20 14:44

FPGA实现平衡小车(文末开源！！)

FPGA平衡小车一.硬件介绍底板资源:TB6612电机驱动芯片*2MPU6050陀螺仪WS2812RGB彩色灯*4红外接收头ESP-01SWIFI核心板微相A7_LiteArtix-7FPGA开发板电机采用的是平衡小车之家的
FPGA之旅·2023-11-20 14:40

【FPGA】IP核

一.IP核是什么IP：知识产权，半导体产业中：在ASIC和FPGA中定义为预先设计好的电路功能模块。在使用的时候其他用户可以直接调用IP核心。
おもいね·2023-11-20 14:50

【FPGA】Verilog：升降计数器 | 波纹计数器 | 约翰逊计数器 | 实现 4-bit 升降计数器的 UP/DOWN

目录Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）0x01波纹计数器（RippleCounter）0x02约翰逊计数器（JohnsonCounter）Ⅱ.实践部分0x00实现：升降计数器（4-bit）0x01绘制输出表0x02设计代码0x03仿真代码0x04效果演示0x05注意事项Ⅰ.理论部分0x00升降计数器（UPDOWNCounter）升降计数器(UPDOWNCounter)是一
柠檬叶子C·2023-11-20 14:19

VivadoAndTcl: read_verilog

#举例如下read_verilogC:/Data/FPGA/TopModule.vread_verilog{C:/Data/FPGA/TopModule.vC:/Data/FPGA/InitModule.v
Unknown_Fighter·2023-11-20 11:56

基于SSM的焦作旅游协会管理系统设计与实现

末尾获取源码开发语言：JavaJava开发工具：JDK1.8后端框架：SSM前端：采用JSP技术开发数据库：MySQL5.7和Navicat管理工具结合服务器：Tomcat8.5开发软件：IDEA/Eclipse
曾几何时…·2023-11-20 10:38

基于SSM的高校实验室资源综合管理系统设计与实现

末尾获取源码开发语言：JavaJava开发工具：JDK1.8后端框架：SSM前端：采用JSP技术开发数据库：MySQL5.7和Navicat管理工具结合服务器：Tomcat8.5开发软件：IDEA/Eclipse
曾几何时…·2023-11-20 10:38

我在衢州20年（二十八）-于岁月中坚持不言放弃

因龚泽球处长出差，12月6日（周一）7点45分，我参加了公司的处长例会（这不是我第1次参加每周一的公司处长例会，曾多次代替技术开发处何孙寅处
乐天王·2023-11-20 09:39

FPGA_IIC代码-正点原子 野火 小梅哥 特权同学对比写法（3）

FPGA_IIC代码-正点原子野火小梅哥特权同学对比写法（3）工程目的IIC时序图IIC读写操作方法汇总正点原子IIC实验工程整体框图和模块功能简介，如表下图所示：IIC驱动模块设计时钟规划状态跳转流程单次写操作的波形图如下图所示
自小吃多·2023-11-20 08:16

基于SSM的电影小说网站设计与实现

末尾获取源码开发语言：JavaJava开发工具：JDK1.8后端框架：SSM前端：采用JSP技术开发数据库：MySQL5.7和Navicat管理工具结合服务器：Tomcat8.5开发软件：IDEA/Eclipse
曾几何时…·2023-11-20 07:48

基于SSM的北海旅游网站设计与实现

末尾获取源码开发语言：JavaJava开发工具：JDK1.8后端框架：SSM前端：采用JSP技术开发数据库：MySQL5.7和Navicat管理工具结合服务器：Tomcat8.5开发软件：IDEA/Eclipse
曾几何时…·2023-11-20 07:38

基于java web个人财务管理系统

末尾获取源码开发语言：JavaJava开发工具：JDK1.8后端框架：SSM前端：采用JSP技术开发数据库：MySQL5.7和Navicat管理工具结合服务器：Tomcat8.5开发软件：IDEA/Eclipse
曾几何时…·2023-11-20 06:02

FIR滤波器的MATLAB与FPGA的设计实现

FIR滤波器的MATLAB与FPGA的设计实现引言数字滤波器是数字信号系统里面最常用、最重要、最基本的元件之一。
凌云望远·2023-11-20 05:23

fir matlab fpga,基于Matlab和FPGA的FIR数字滤波器设计及实现

截位是滤波器设计的关键，此处的处理方法是：14位的输入数据(14b的ADC)，18位二进制补码表示的滤波器系数，除去符号位，相乘后小数位是13+17=30，加法运算不改变小数位数。另外系统测试电路板用的是USB总线，USB控制器的数据位宽是16，因而把输出数据截到16位，然后送给FIFO，从而传到计算机。截位用VerilogHDL实现的语句是：assignFIR_out={D_temp[36],D
小漂飞啊·2023-11-20 05:53

基于FPGA的FIR数字滤波器设计

clear;closeallfc=1/4;fs=5/16;%输入给定指标Rp=3;As=60;Fs=2;f=[fc，fs];m=[1，0];%计算remezord函数所需参数f，m，devdev=[(10^(Rp/20
fpga和matlab·2023-11-20 05:48

基于FPGA的有限脉冲响应（FIR）数字滤波器设计与实现（使用Matlab）

基于FPGA的有限脉冲响应（FIR）数字滤波器设计与实现（使用Matlab）引言：有限脉冲响应（FIR）数字滤波器在信号处理中起着重要作用。
心之执着·2023-11-20 05:15

北邮22级信通院数电：Verilog-FPGA（10）第十周实验 实现移位寄存器74LS595

北邮22信通一枚~跟随课程进度更新北邮信通院数字系统设计的笔记、代码和文章持续关注作者迎接数电实验学习~获取更多文章，请访问专栏：北邮22级信通院数电实验_青山如墨雨如画的博客-CSDN博客目录一.代码部分二.管脚分配三.实现过程讲解及效果一.代码部分shift_register.vmoduleshift_register(inputclk,DS,OE,MR,inputwireST_CP,outp
青山入墨雨如画·2023-11-20 04:41

循环优先级仲裁~位屏蔽仲裁算法

参考了FPGA奇哥（下列视频中UP主）的讲解。应该可以对多路读写DDR3进行操作，仅仲裁，不涉及DMA和Uibuf等。2023年11月所写，暂未进行测试，日后补上。第二天已完成测试，功能可行。
NoNoUnknow·2023-11-20 04:40

NI.LabVIEW.v8.6.1.FPGA.Module-ISO 2CD（FPGA开发）

Ardence产品:Ardence.RTX.v7.1.SDK1CD（提高windows实时能力的解决方案，其在Windows平台上提供了一个实时子系统）Ardence.RTX.v7.1.Runtime1CD-+虚拟设备及自控+-~~~~~~~~~~~~~~~~~~~美国NI仪器公司产品:NILabView.pro.v8.2.中文版-ISO1CDNI.LabView.v8.6.1-ISO2CDNI.
CGGAO·2023-11-20 04:25

DSP芯片TMS320F2812之ADC模块的说明及使用步骤

切记不要将DSP芯片与MCU和FPGA混为一谈，它与两者之间都存在交集功能，但不能完全等同。
deer_kernel·2023-11-20 01:45

类型体系与基本数据类型（第二节）

一、设计理念1.1支持不同的计算设备与计算单元GPU和FPGAGPU（
Fuxi-·2023-11-20 01:41

EDA实验-----四位乘法器的设计（QuartusII）

二、实验设备PC机一台；FPGA实验箱一台。三、实验原理实现并行乘法器的方法又很多种，但
Gretel Tade·2023-11-20 01:02

EDA实验-----4*4矩阵键盘与数码管显示测试(Quartus ‖)

FPGA实验开发系统一套。三、实验原理本实验通过扫描4*4矩阵键盘的值，在数码管上显示对应
Gretel Tade·2023-11-20 01:02

Altera_FPGA时序约束及设计优化

-------------------------------------------------------------------------------------------一、Altera_FPGA
Ctrlturtle·2023-11-20 01:31

VIVADO时序约束之时序例外（set_false_path）

前言当FPGA设计中的逻辑行为不能满足默认的时序要求时，设计者需要使用时序例外语法对该逻辑行为进行处理，例如：有些结果只需每个一个或多个时钟周期捕获一次。
Abel……·2023-11-20 01:00

FPGA设计时序约束八、others类约束之Set_Case_Analysis

目录一、序言二、SetCaseAnalysis2.1基本概念2.2设置界面2.3命令语法2.4命令示例三、工程示例四、参考资料一、序言在Vivado的时序约束窗口中，存在一类特殊的约束，划分在others目录下，可用于设置忽略或修改默认的时序路径分析，以Vivado2022.1版本为例，主要包括以下4类二、SetCaseAnalysis2.1基本概念Setcaseanalysis（设置案例分析）命
知识充实人生·2023-11-20 01:30

技术开发合同中的知识产权归属问题研究

双方共同投入人力及其他资源进行技术的设计及研发，并通过签订相应的技术开发合同进行相关事项的约定。比如，对于手机产品的制造商，其可能并不具备电池、芯片或摄像模
b08207fef940·2023-11-20 00:00

嵌牛4

姓名李泽浩学号21181214372学院广州研究院转载自https://blog.csdn.net/FPGADesigner/article/details/88751502【嵌牛导读】本文使用UDP设计一个
李泽浩·2023-11-19 23:56

基于springboot的网上摄影工作室网站(mysql)-JAVA.VUE【计算机毕设、网页开发、论文、源码、开题报告】

使用技术开发语言：Java使用框架：springboot前端技术：JavaScript、VUE.js（2.X）、css3数据库：MySQL5
毕设源码合作·2023-11-19 22:29

基于springboot的网上摄影工作室网站(mysql)-JAVA.VUE【数据库设计、论文、源码、开题报告】

使用技术开发语言：Java使用框架：springboot前端技术：JavaScript、VUE.js（2.X）、css3数据库：MySQL5
浪工程序设计合作·2023-11-19 22:29

基于springboot的网上摄影工作室网站-JAVA.VUE【数据库设计、开题报告】

使用技术开发语言：Java使用框架：springboot前端技术：JavaScript、VUE.js（2.X）、css3数据库：MySQL5
程序设计合作_itrjxxs·2023-11-19 22:28

用职场的方式打开火影忍者，带你看大蛇丸的职场不败之道

大蛇丸，江湖人称蛇叔，早年师从前木叶集团CEO猿飞日斩，因其天赋出众，职场造诣颇深，年纪轻轻便在残酷的商战中，打响了自己的名号，之后沉迷于技术开发，并盗取了木叶集团的多项专利后叛逃，若不是师父猿飞日斩网开一面
职男小凡·2023-11-19 20:56

figma设计_Figma —技术开发人员如何掌握UX / UI设计技能

figma设计ShouldUI/UXdesignbeconsideredaspartofthefullstackdevelopmentskills?Itisdebatableasthereisnocommondefinitionoffullstackskills.However,UI/UXdesignisundeniablyoneofthecriticalactivitiesaspartofthe
weixin_26752759·2023-11-19 20:46
上一页 33 34 35 36 37 38 39 40 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他