FPGA技术汇总第18页

Quartus的Signal Tap II的使用技巧

概述：SignalTapII全称SignalTapIILogicAnalyzer，是第二代系统级调试工具，它集成在QuartusII软件中，可以捕获和显示实时信号，是一款功能强大、极具实用性的FPGA片上调试工具软件

GBXLUO·2023-12-31 20:37

【FPGA/verilog -入门学习14】vivado FPGA按键消抖

//led流水1s//1，按键触发变化，上升沿or下降沿，都清除计数//2，当20ms计数到来时，加载一次按键状态，如果中途有按键变化，清除计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineSIMULATION`ifdefSIMULATIONpar

王者时代·2023-12-31 12:30

【FPGA/verilog -入门学习13】verilog 1s流水灯实验

//led1S实验//使用分屏实验1s计数`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,input[7:0]key,outputreg[7:0]led);`defineCNT_1S_DEBUG`ifndefCNT_1S_DEBUGparameterCNT_1S_MAX=1_000_000_000/20-1;`else/*CNT

王者时代·2023-12-31 12:59

【INTEL（ALTERA）】使用HDMI FPGA IP 2.0 TX 和 HDMI FPGA IP RX 2.1时为何 HDMI IP 没有视频输出？

说明由于英特尔®Quartus®Prime专业版软件23.1及更早版本存在问题，将HDMI英特尔®FPGAIP2.0TX和HDMI英特尔®FPGAIP2.1RX集成到设计中时，不会显示HDMI视频输出。

神仙约架·2023-12-31 11:02

【INTEL（ALTERA）】为什么 BurstMin 增强调度在 F-tile Interlaken 英特尔® FPGA IP中没有按预期工作?

说明由于英特尔®Quartus®PrimeProEdition软件22.4及更早版本存在问题，数据包模式的BurstMin增强调度无法在F-tileInterlaken英特尔®FPGAIP中按预期工作。

神仙约架·2023-12-31 11:32

【INTEL（ALTERA）】为什么低延迟以太网 10G MAC 英特尔® Stratix® 10 FPGA IP 设计示例生成完成并出错？

说明由于英特尔®Quartus®Prime专业版软件21.3版本存在问题，无法成功生成低延迟以太网10GMAC英特尔®Stratix®10FPGAIP设计示例。

神仙约架·2023-12-31 11:32

实验九基于FPGA的计数译码显示电路设计

基本任务一：利用FPGA硬件平台上的4位数码管做静态显示，用SW0-3输入BCD码，用SW4-7控制数码管位选m100：frediv：decoder：基本任务二：利用FPGA硬件平台上的4位数码管显示m10

22的卡卡·2023-12-31 08:40

FPGA与DSP的区别（粗略整理）

FPGA与DSP的区别（粗略整理）一、结构特点FPGAa.片内有大量的逻辑门和触发器，多为查找表结构，实现工艺多为SRAMb.可以通过硬件描述语言进行快速设计和改进，能够重复编程c.掉电后一般会丢失原有逻辑配置

Clara_D·2023-12-31 08:39

FPGA和DSP的区别

FPGA与DSPFPGA与DSP的区别（粗略整理）https://blog.csdn.net/clara_d/article/details/82355397ARM,DSP,FPGA三者比较csdn链接

sangba2019·2023-12-31 08:38

HI3559AV100和FPGA 7K690T的PCIE接口调试记录

系统主要功能是FPGA采集srio接口过来的图像数据，再通过pcie把数据传递给3559，3559再实现图像数据的存储、AI处理、编码输出等。

雨之小·2023-12-31 07:08

基于AM62x的ARM+FPGA+Codesys低成本软PLC解决方案

GPMC是AM62x、AM64x、AM437x、AM335x、AM57x等处理器专用于与外部存储器设备的接口，如：(1)FPGA器件(2)ADC器件(3)SRAM内存(4)NOR/NAND闪存G

深圳信迈科技DSP+ARM+FPGA·2023-12-31 05:16

利用fpga(verilog)实现SPI-flash芯片全擦除实验

最近在学习spi协议，看了看野火的视频，感觉野火的代码是一坨大便，寄存器太多了，看的眼花缭乱。跟着野火的波形图做了一遍，仿真正确但是上板没成功。看了看师兄的代码，然后自己又换了一种方法实现全擦除。最后上板成功，各位大佬有更好的见解可以和我交流，代码如下：//-----------------------------------------------------------------------

守雲开见月明·2023-12-31 04:58

利用FPGA（verilog）实现SPI-FLASH芯片扇区擦除

一.M25P16flash芯片介绍本设计使用了M25P16flash芯片，它拥有16Mbit的空间。M25P16flash芯片有32个扇区，每个扇区有256页，每页有256个位空间。32*256*256=2097152=16M。因此它的地址有24位。它的各扇区地址如下表。二.扇区擦除原理扇区擦除（SE）指令可以按照扇区擦除Flash。和块擦除不同的是，扇区擦除是要指定扇区地址，扇区擦除前也需要发送

守雲开见月明·2023-12-31 04:58

FPGA实现IIC接口（1）-EEPROM芯片读取数据

fpga型号：EP4CE6F17C8开发工具：Quartusll13.0+Modelsim10.1c系统时钟：50MHZIIC

守雲开见月明·2023-12-31 04:25

基于FPGA的数字电路（PWM脉宽调制）

二.FPGA设计框图把上面的描述再抽象化一下，就可以画出的模块框图。锯齿波实际上就可以用计数器生成，阈值就是一个数值而已，比较器是用来生成最后输出高低电平用的。三.代码实现设

我来挖坑啦·2023-12-31 00:27

FPGA设计时序约束十四、Set_External_Delay

setexternaldelay如字面含义，设置外部的时延值，但这个外部时延主要是指反馈时延，即信号从FPGA的output端口输出后经过外部电路回到输入端口的时延值。

知识充实人生·2023-12-30 13:53

【INTEL（ALTERA）】quartus 23版本以上，编译出现QSF 文件中缺少此赋值

错误“英特尔FPGAIP在设计中实例化，需要将DEVICE_INITIALIZATION_CLOCK选项设置为OSC_

神仙约架·2023-12-30 13:23

QSPI Flash xip取指同时program过程中概率性出现usb播歌时断音

项目场景：USBAudio芯片，代码放到qspiflash中，执行代码时，客户会偶尔保存一些参数，即FPGA验证过程中，每隔10ms向flashinfo区烧写4个byte（取指过程一直存在，且时隙软件不可控

love混世_魔王·2023-12-30 13:22

全网最全的AItium Designer 16下载资源与安装步骤

该平台拓宽了板级设计的传统界面，全面集成了FPGA设计功能和SOPC设计实现功能，从而允许工程设计人员能将系统设计中的FPGA与PCB设计及嵌入式设计集成在一起。由于AltiumDesign

王哥来了快跑·2023-12-30 13:19

macOS进程间通信的常用技术汇总

macOS进程间通信的常用技术汇总命令行传参。yyds管道(pipe),匿名管道，c++的技术，可以跨平台使用只能在父子进程间通信，由于是单向的管道，只能单方面传输数据。

jimboRen·2023-12-30 12:50

【重磅新品】小眼睛科技推出紫光同创盘古系列FPGA开发板套件，盘古200K开发板，紫光同创PG2L200H，Logos2系列

FPGA，即现场可编程门阵列，作为可重构电路芯片，已经成为行业“万能芯片”，在通信系统、数字信息处理、视频图像处理、高速接口设计等方面都有不俗的表现。

小眼睛FPGA·2023-12-30 07:32

STM32传输FPGA业务

1、实现功能：FPGA芯片两个信号管脚分别是TTL_RX与TTL_TX，stm32读取FPGA采集信号TTL_RX的数据，再写到FPGA中通过TTL_TX发送出去，实现FPGA串口功能2、大概方法：①、

weixin_41719055·2023-12-30 06:31

基于intel soc+fpga智能驾驶舱和高级驾驶辅助系统软件设计（三）

虚拟化操作系统介绍车载平台有逐渐融合的趋势，车载SoC的计算性能和应用快速增长，面临着多种应用在多个显示子系统融合在一起的问题，这就要求平台运行多个操作系统。虚拟化（Virtualization）技术飞速发展，系统虚拟化是虚拟化技术中的一种，随着目前CPU技术和性能的极大发展，虚拟化技术真正商用的时机已经到来。系统虚拟化是指将一台物理计算机系统虚拟化为一台或多台虚拟计算机系统。每个虚拟计算机系统（

深圳信迈科技DSP+ARM+FPGA·2023-12-30 06:44

ZYNQ 7020 之 FPGA知识点重塑笔记一——串口通信

目录一：串口通信简介二：三种常见的数据通信方式—RS232串口通信2.1实验任务2.2串口接收模块的设计2.2.1代码设计2.3串口发送模块的设计2.3.1代码设计2.4顶层模块编写2.4.1代码设计2.4.2仿真验证代码2.4.3仿真结果2.4.4板上验证一：串口通信简介通信方式一般分为串行通信和并行通信。并行通信是指多比特数据同时通过并行线进行传送。这种传输方式通信线多、成本高，故不宜进行远距

都教授_·2023-12-29 13:07

小梅哥Xilinx FPGA学习笔记17——模块化设计基础之加减法计数器

目录一：章节导读1.1任务要求1.2模块功能划分二：代码设计2.1灯控制逻辑（led_ctrl）2.2按键消抖模块（key_filter）2.3顶层模块（key_led）2.4引脚绑定一：章节导读在相对大一点的工程设计过程中，设计内容通常不会写在一个设计文件而是会针对不同的功能设计出不同的子文件，最后在顶层文件中再进行例化调用。1.1任务要求在上面设计并验证了独立按键的消抖，这里基于上一讲的按键消

都教授_·2023-12-29 13:37

【PXIE301-208】基于PXIE总线架构的Serial RapidIO总线通讯协议仿真卡

该板卡采用Xilinx的高性能Kintex系列FPGA作为主处理器，实现各个接口之间的数据互联、处理以及实时信号处理。

北京青翼科技·2023-12-29 13:36

小梅哥Xilinx FPGA学习笔记18——专用时钟电路 PLL与时钟向导 IP

目录一：IP核简介（具体可参考野火FPGA文档）二：章节导读三：PLL电路原理3.1PLL基本实现框图3.2PLL倍频实现3.3PLL分频实现四:基于PLL的多时钟LED驱动设计4.1配置ClockingWizard

都教授_·2023-12-29 13:05

小梅哥Xilinx FPGA学习笔记19——IP 核使用之 ROM

而事实上在FPGA中通过

都教授_·2023-12-29 09:45

小梅哥Xilinx FPGA学习笔记16——FSM(状态机)的学习

目录一、状态机导读1.1理论学习1.2状态机的表示1.3状态机编码1.4状态机描述方式二、实战演练一（来自野火）2.1实验目标2.2模块框图2.3状态转移图绘制2.4设计文件2.5仿真测试文件2.6仿真结果三、实战演练二（来自野火）3.1实验目标3.2模块框图3.3状态转移图绘制3.4设计文件3.5仿真测试文件3.6仿真结果四、实战演练三（来自小梅哥）4.1实验目标4.2模块框图4.3端口功能描述

都教授_·2023-12-29 08:04

Actel---ProASIC®3 Flash Family FPGAs with Optional Soft ARM® Support

ProASIC®3FlashFamilyFPGAswithOptionalSoftARM®SupportFeaturesandBenefitsHighCapacity•30kto1MillionSystemGates

Embeded_FPGA·2023-12-29 02:18

FPGA项目（3）--按键消抖

机械按键是平时做设计的时候很常见的电子元件，但是，不管是应用在单片机的场合还是FPGA的场合，这种按键出来的信号如果不加任何的处理，是无法被单片机/FPGA直接使用的。

嵌入式小李·2023-12-29 01:01

FPGA - 231227 - 5CSEMA5F31C6 - 电子万年历

TAG-FPGA、5CSEMA5F31C6、电子万年历、VerilogFPGA、5CSEMA5F31C6、电子万年历、VerilogFPGA、5CSEMA5F31C6、电子万年历、Verilog顶层模块

乐意奥AI·2023-12-29 01:58

以太网初始化设计（MDIO 控制器）

C.V-Pupil·2023-12-29 00:32

基于 OV2640 的以太网 RGMII 图像传输系统设计

C.V-Pupil·2023-12-29 00:28

【 FPGA 封装设计资源】 Xilinx vs Altera

XILINXPACKAGE一般在docnav搜索，同样也可以在官网；检索关键字“*pkg-pinout.”比如vu9p:ug575-ultrascale-pkg-pinout.pdf原理库文件PackageFilesPortal举例：先选封装；再选器件二维交叉检索后，在右击另存即可。《xczu48drffvg1517pkg.txt》。ALTERAPACKAGE蓝厂、Altreapackage下载地

hcoolabc·2023-12-28 19:17

实现最高效的数据转换：深入了解Achronix JESD204C解决方案

作者：ManishSinha，Achronix战略规划与业务发展部长期以来，Achronix为不同行业的数据密集型和高带宽应用提供了创新性的FPGA产品和技术，并帮助客户不断打破性能极限。

电子科技圈·2023-12-28 19:47

FPGA-Verilog 仿真可视化

DigitalJS是一个基于JavaScript实现的开源数字电路模拟器，旨在模拟由硬件设计工具（如Yosys）合成的电路。由弗罗茨瓦夫大学的MarekMaterzok开发，源文件托管于Github上。DigitalJS的开源网址如下：https://github.com/tilk/digitaljs下面这个网址：http://digitaljs.tilk.eu/，提供了一个DigitalJS的在

ltqshs·2023-12-28 19:44

【INTEL（ALTERA）】如何使用Tcl打开quartus IP自带的例程

之后会在IP所在目录下生产【lvds_0_example_design】文件夹，但在这个文件夹中并没有FPGA工程。例程在哪？查看readme.txt。

神仙约架·2023-12-28 14:35

FPGA高端项目：SDI 视频+音频编解码，提供工程源码和技术支持

9527华安·2023-12-28 12:20

MATLAB算法实战应用案例精讲-【图像处理】FPGA（补充篇）

目录几个高频面试题目CPU或FPGA进行图像处理哪个最好？内联与协同处理克服编程复杂性算法原理

林聪木·2023-12-28 10:53

【ZYNQ】ZYNQ7000 XADC 及其驱动示例

在7系列的FPGA中，XADC提供了JTAG和DRP（dynamicreconfigurationport）接口，用于访问其内部的状态和控制寄存器。

Hello阿尔法·2023-12-28 00:00

数字逻辑实验之BCD码转余三码

【实验环境】FPGA虚拟仿真平台。Vivado2014集成开发环境。Verilog编程语言。【实验原理】包括：功能描述，真值表，逻辑方程，电路图，Verilog代码实现（硬件映射代

飞扬2024·2023-12-27 23:44

数字逻辑实验之利用D触发器，设计并实现三位扭环计数器

【实验环境】FPGA虚拟仿真平台。Vivado2014集成开发环境。Verilog编程语言。【实验原理】包括：功能描述，真值表，逻辑方程，电路图，Verilog代码实现

飞扬2024·2023-12-27 23:13

fpga xvc 调试实现，支持多端口同时调试多颗FPGA芯片

FPGA_Linuxer·2023-12-27 22:44

FPGA 低延时 TCP UDP IP协议栈兼容1G 10G 25G MAC

在计算和数据中心、军事和航天、政府、仪器与测量、金融服务和广播和视频等行业，需要高可靠性的硬件和软件产品，帮助客户更快地开发部署新一代产品，减少技术和市场风险，我司研发的低延迟TCP/IP的IP核的传输速率高于传统网口，延迟较低，可以解决网络通信、数据包处理、云储存、和加速算法等应用遇到的技术挑战。低延迟TCP/IP的IP核有以下特点：●10G以太网连接。●完整的RTL层1、2、3和4，包括专有的