E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
FPGA面试专题
【友晶科技】基于
FPGA
的贪吃蛇游戏设计(二)——数码管驱动模块
共阴极数码管是7个LED的阴极端一起接地,每个阳极端单独连接到控制端(比如接到
FPGA
的GPIOpin)。共阴极数
Terasic友晶科技
·
2024-02-06 07:05
DE10-Standard
DE2-115
DE1-SOC
fpga开发
游戏
【友晶】基于
FPGA
的贪吃蛇游戏设计(七)——食物(苹果)的产生
食物产生模块完成的任务是:每次初始化就给定一个食物坐标比如(24,10),然后蛇运动的过程中用蛇头坐标跟食物坐标对比是否重合来判断是否吃掉了食物,如果相同食物就被吃掉,然后由随机数产生新的食物坐标。单元划分蛇要吃掉的食物大小为16*16个像素(蛇头大小也是16*16,蛇身每一节大小也是16*16)。显示器分辨率是640*480,假设16*16算作一个单元,那么640*480可以看作是40*30个单
Terasic友晶科技
·
2024-02-06 07:05
DE10-Standard
DE1-SOC
DE2-115
fpga开发
游戏
科技
1位全加器设计—— 原理图与VHDL设计初步
文章目录一、实验背景二、实验过程总结一、实验背景通过1位全加器的详细设计,掌握原理图输入以及Verilog的两种设计方法二、实验过程实验软件:quartusII13.0modelslimse10.2实验硬件:
FPGA
贪睡的小孩
·
2024-02-06 07:03
基于
FPGA
的图像最近邻插值算法verilog实现,包括tb测试文件和MATLAB辅助验证
目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将
FPGA
数据导入matlab显示图片,效果如下:2.算法运行软件版本vivado2019.2
简简单单做算法
·
2024-02-06 07:01
Verilog算法开发
#
图像算法
matlab
fpga开发
图像最近邻插值
FPGA
编程入门——实现一位全加器
FPGA
编程入门——实现一位全加器文章目录
FPGA
编程入门——实现一位全加器实验目的一位全加器原理图实现一位全加器仿真验证烧录运行实验目的1、首先基于Quartus软件采用原理图输入方法完成一个1位全加器的设计
Flydreamss
·
2024-02-06 07:59
fpga开发
University Program VWF仿真步骤__全加器
本教程将以全加器为例,选择DE2-115开发板的CycloneIVEP4CE115F29C7
FPGA
,使用QuartusLitev18.1,循序渐进的介绍如何创建Quartus工程,并使用QuartusPrime
Terasic友晶科技
·
2024-02-06 07:28
工具篇
fpga开发
仿真
tinyriscv verilator分支移植到正点原子达芬奇开发板
我是雪天鱼,一名
FPGA
爱好者,研究方向是
FPGA
架构探索和数字IC设计。关注公众号【集成电路设计教程】,获取更多学习资料,并拉你进“IC设计交流群”。
雪天鱼
·
2024-02-05 23:23
FPGA
高端项目:IMX327 MIPI 视频解码 USB3.0 UVC 输出,提供
FPGA
开发板+2套工程源码+技术支持
目录1、前言免责声明2、相关方案推荐我这里已有的MIPI编解码方案3、本MIPICSI-RXIP介绍4、个人
FPGA
高端图像处理开发板简介5、详细设计方案设计原理框图IMX327及其配置MIPICSIRX
9527华安
·
2024-02-05 11:35
FPGA解码MIPI视频专题
菜鸟FPGA图像处理专题
fpga开发
音视频
IMX327
MIPI
CSI
RX
USB3.0
UVC
FPGA
开发
Quartus13.0使用编译下载:添加引脚:#----------------LED----------------#set_location_assignmentPIN_K2-toled_out[11]set_location_assignmentPIN_J1-toled_out[10]set_location_assignmentPIN_J2-toled_out[9]set_location
Kyro Qu
·
2024-02-05 11:03
FPGA
fpga开发
【实战干货】
FPGA
实现ARP协议,细节全解析!(包含源工程文件)
1、系统概括 本文主要实现通过
FPGA
实现ARP协议的接收和发送,按键按下后,
FPGA
会向PC端发送ARP请求指令,PC会对
FPGA
发送ARP应答。
电路_fpga
·
2024-02-05 05:20
FPGA
以太网
fpga开发
GMII与RGMII接口相互转换(包含源工程文件)
这段时间通过
FPGA
把ARP、ICMP、UDP协议全部通过
FPGA
实现了一遍,本来本文打算记录一下arp协议的,但在此之前应该先解决RGMII接口与GMII接口的转换问题。
电路_fpga
·
2024-02-05 05:50
FPGA
以太网
xilix原语
fpga开发
基于
FPGA
的高效除法器
FPGA
可以通过除号直接实现除法,但是当除数或被除数位宽较大时,计算会变得缓慢,导致时序约束不能通过。此时可以通过在除法IP中加入流水线来提高最大时钟频率,这种方式提高时钟频率也很有限。
电路_fpga
·
2024-02-05 05:20
FPGA
FPGA基础模块
fpga开发
FPGA
学习笔记_Quartus II_In system sources and probes editor(ISSP)调试工具的使用
FPGA
学习笔记QuartusIIprimeStandardEdition—Insystemsourcesandprobeseditor(ISSP)调试工具的使用QuartusII的老版本跟新版本的Insystemsourcesandprobeseditor
GloriaHuo
·
2024-02-05 01:47
FPGA学习笔记
fpga/cpld
Quartus IP学习之ISSP(In-System Sources & Probes)
一、ISSPIP概要:ISSP:In-SystemSources&ProbesIntel
FPGA
IP作用:分为In-SystemSources与In-SystemProbesn-SystemSources
GBXLUO
·
2024-02-05 01:45
FPGA
Quartus
IP系列
fpga开发
ISSP
【工作周志】240108-240114
A:https://www.cnblogs.com/lazypigwhy/p/10450406.html
FPGA
通过CPU远程升级方案_bitstream.config.timer_cfg-CSDN博客
茶茶酱和FPGA
·
2024-02-04 22:23
工作记录
AI换脸
vd_source=faa4615f3c71b2b526ed2b1f48a70b2c特征易于使用的渐变图形用户界面支持图片、视频、目录输入达成场景特定(人脸识别)视频工具修剪人脸增强器(G
FPGA
N、
小乔与周瑜
·
2024-02-04 21:09
rfid测试软件,采用软件定义无线电开发RFID测试平台
"
FPGA
的优势加上实时信号处理功能,有助于提高测试速度。同时,
FPGA
编程的灵活性可以快速响应新协议的测试需求。"
解忧小巫仙
·
2024-02-04 16:33
rfid测试软件
NI PXIe-5644R矢量信号收发器硬件架构
http://xilinx.eetrend.com/article/7471随着NIPXIe-5644R向量信号收发器(VST)的诞生,NI通过将用户可编程
FPGA
的灵活性引入RF仪器中,重塑了仪器的概念
a340421
·
2024-02-04 15:32
硬件架构
操作系统
嵌入式
PXIe-5842第三代PXI矢量信号收发器简介
VST将RF信号发生器、RF信号分析仪和功能强大的
FPGA
集成在单个PXI模块上。PXIe-5842VST是首款提供30MHz到26.5GHz连续频率覆盖范围的VST。
东枫科技
·
2024-02-04 15:30
USRP
指南
USRP
FPGA
5G
相控阵
毫米波
#Verilog
FPGA
实现乐曲演奏电路
FPGA
实现乐曲演奏电路音符对照表原理图代码实现音符对照表音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数音名频率(Hz)半周期(us)12MHz分频系数低音
tz+
·
2024-02-04 15:45
FPGA
Verilog
自定义小系统的HDL设计与
FPGA
板级调试——乐曲演奏电路设计
作者:Saint掘金:https://juejin.im/user/5aa1f89b6fb9a028bb18966a微博:https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1GitHub:github.com/saint-000CSDN:https://me.csdn.net/qq_40531974自定义小系统的HDL设计与FPG
Saint-000
·
2024-02-04 15:45
VHDL
VHDL
FPGA
项目(16)——基于
FPGA
的音乐演奏电路
1.设计要求能在实验箱上,循环播放一段音乐。(需要源码的直接看最后一节)2.设计原理组成乐曲的每个音符的发音频率值及其持续的时间是乐曲能连续演奏所需要的两个基本要素,问题是如何来获取这两个要素所对应的数值以及通过纯硬件的手段来利用这些数值实现乐曲的演奏果。如图1所示为乐曲硬件演奏的电路原理图。其中counter_1为地址发生器,music为音符数据产生器,decoder_1为初始值设置译码器,dv
嵌入式小李
·
2024-02-04 15:14
FPGA项目
fpga开发
音乐演奏电路
verilog
基于
FPGA
的PCIe接口设计---01_PCIe基本概念
关于基于
FPGA
的PCIe接口设计,我规划分3篇来阐述。第一篇:介绍PCIe的基本概念;第二篇:以xilinx提供的例程PIO为
攻城狮Bell
·
2024-02-04 14:36
FPGA
PCIe
FPGA
PCIe
Xilinx
FPGA
学习-PCIe基本概念
点击上方蓝字关注我们1.PCIE总线概述1.1PCIE总线的发展历史PCIE总线技术,也叫计算机内部总线技术”PeripheralComponentInterconnect”,即外围组件互联,其前身是PCI总线,但PCI总线真正应用是随着Intel的Pentium处理器诞生而开始的,在1994年的时候,以绝对的优势,战胜了VESA总线,成为了当时的标准,从此,几乎所有的外围设备,从硬盘控制器到声卡
Hack电子
·
2024-02-04 14:35
java
linux
python
嵌入式
人工智能
FPGA
项目(15)——基于
FPGA
的DDS信号发生器
1.相关概念DDS(DirectDigitalSynthesis,直接数字合成)是一种通过数字技术生成精确频率和相位可调的信号的方法。它基于数字时钟和数值控制的方式,通过累加器、相位累积器和查表器等组件,以数字方式实现信号的频率和相位变化。DDS信号发生器的基本原理是:根据设定的频率和相位步进值,通过不断累加累加器的内容并将其作为查表器的地址,查表器返回相应的幅值数据,然后将此数据通过数字模数转换
嵌入式小李
·
2024-02-04 14:04
FPGA项目
fpga开发
DDS信号发生器
verilog
高级
FPGA
开发之基础协议PCIe
基础协议之PCIe部分一、TLP包的包头在PCIe的系统中,tlp包的包头的结构有许多部分是相似的,通过掌握这些常规的包头,能帮助理解在PCIe总线上各个设备之间如何进行数据的收发。通用的字段通用字段作用Fmt决定了包头是3DW还是3DW,tlp包是否包含数据type决定tlp包的类型,比如Mrd、Mwr、Cfg、Msg、Cpl、CpldTCtrafficclass,用于决定tlp包处理的优先级,
北京不北
·
2024-02-04 14:34
FPGA高级开发
fpga开发
PCI
【
FPGA
原型验证】
FPGA
技术:芯片和工具
FPGA
技术:芯片和工具3.1.当今的
FPGA
器件技术3.1.1.Virtex®-6系列:最新
FPGA
的范例3.1.2.
FPGA
逻辑块3.1.3.
FPGA
存储器:LUT存储器和块存储器3.1.4.
FPGA
DSP
Hcoco_me
·
2024-02-04 12:53
数字IC
fpga开发
Soc
原型验证
【Soc级系统防御】基于IP的SoC设计中的安全问题
文章目录Perface硬件知识产权(IP)基于IP的SoC设计中的安全问题硬件木马攻击攻击模式知识产权盗版和过度生产攻击模式逆向工程集成电路逆向工程示例
Fpga
的安全问题
FPGA
预演基于
FPGA
的系统的生命周期实体生命周期对
Hcoco_me
·
2024-02-04 12:18
数字IC
安全
GPU
硬件架构
加密
Soc
LabVIEW电能质量监测系统
采用LabVIEW软件开发了一套高效的电能质量监测系统,该系统主要针对潜油电泵这一特定应用场景,通过现场可编程门阵列(
FPGA
)技术实现电压、电流等参数的实时数据采集,并对数据进行深入分析,最终
LabVIEW开发
·
2024-02-04 11:09
LabVIEW开发案例
labview
LabVIEW开发
LabVIEW编程
LabVIEW
FPGA
图像处理(一)腐蚀和膨胀算法之基本概念
一、腐蚀算法腐蚀缩小或者细化了二值化图像中的物体腐蚀可以看成形态学滤波操作,这种操作将小于结构元的图像细节从图像中滤除二·、膨胀算法三、开操作和闭操作开操作:先腐蚀、后膨胀平滑物体的轮廓,断开较窄的狭颈,并消除细小的突出物闭操作:先膨胀,后腐蚀平滑物体的轮廓。弥合较窄的间断和细长的沟壑,消除小的孔洞,填补轮廓线中的断裂。
悲喜自渡721
·
2024-02-04 07:50
图像处理
fpga开发
【INTEL(内部错误:子系统:CCLK,文件:/quartus/periph/cclk/cclk_gen7_utilities.cpp, 未在只读原子pr_part上设置全局标志(iterm 错误)
说明由于英特尔®Quartus®Prime专业版软件23.2中存在一个问题,在PR角色实现修订期间,在针对IntelAgilex®7F/I系列
FPGA
设备进行编译期间,您在部分重配置(PR)区域中对M20K
神仙约架
·
2024-02-03 22:52
INTEL(ALTERA)
FPGA
quartus
pr_part
fpga开发
【
FPGA
】高云
FPGA
之IP核的使用->PLL锁相环
FPGA
开发流程1、设计定义2、设计输入3、分析和综合4、功能仿真5、布局布线6、时序仿真7、IO分配以及配置文件(bit流文件)的生成8、配置(烧录)
FPGA
9、在线调试1、设计定义使用高云内置IP核实现多路不同时钟输出输入时钟
凉开水白菜
·
2024-02-03 22:51
FPGA
fpga开发
PLL
IP核
【INTEL(ALTERA)】为什么在 HPS 引导优先模式下使用 hps_auto SOF 文件时 HPS 配置会失败?
解决方法建议不再使用hps_autoSOF文件,请遵循最新的SoC
FPGA
引导使用指南,使用生成的hps.rbf文件通过JTAG配置HPS。
神仙约架
·
2024-02-03 22:15
INTEL(ALTERA)
FPGA
fpga开发
HPS
引导
SOF
嵌入式
面试专题
—C/C++基本知识
问题网络收集,答案仅供参考,内容有误,可评论补充,后面有机会再更正!!!目录二、C/C++高频面试题2.1C/C++的相关概念面试题2.1.1new和malloc的区别⭐⭐⭐⭐⭐2.1.2malloc的底层实现⭐⭐⭐⭐(1)Malloc实现原理:2.1.3在1G内存的计算机中能否malloc(1.2G)?为什么?⭐⭐2.1.4指针与引用的相同和区别;如何相互转换?⭐⭐⭐⭐⭐(1)相同:(2)区别:
_Agoni
·
2024-02-03 19:40
嵌入式面试
C/C++
c++
嵌入式硬件
重温
FPGA
设计之bcd加法器verilog实现
1.题目2.源码//*********************************************************************************//ProjectName:BCD_adder//Email:
[email protected]
//Website:https://home.cnblogs.com/u/hqz68///CreateTime:2019/
芯王国
·
2024-02-03 13:23
重温FPGA
bcd加法器
verilog代码
FPGA
——verilog实现加法器(详细)
1、半加器首先我们看看半加器的真值表abcoso000101011110由真值表我们可以得到RTL图verilog代码:modulehalf_add(a,b,so,co);//半加器inputa,b;//定义两个输入outputso,co;//so为和值的输出,co为进位数据的输出assignso=a^b;//根据真值表可得so为a,b异或逻辑后的结果assignco=a&b;//根据真值表可得c
逃亡的诗
·
2024-02-03 13:22
FPGA
verilog
【
FPGA
& Verilog&Modelsim】 8bitBCD码60计数器
可私信获取整个项目文件8bit即有8位二进制BCD码,全称Binary-CodedDecimal,简称BCD码或者二-十进制代码利用四位二进制(0000-1111)16个中选择10个作为十进制0-9;常见的BCD码是8421码本项目使用两组BCD码(每组4bit,共8bit,故称为8bitBCD)(高位0-5,低位0-9)组成0-59计数器闲话不多,上代码计数值qout达到60时,cout进位输出
去追远风
·
2024-02-03 13:51
FPGA学习记录
fpga开发
【
FPGA
& Verilog】各种加法器Verilog
1bit半加器adder设计实例moduleadder(cout,sum,a,b);outputcout;outputsum;inputa,b;wirecout,sum;assign{cout,sum}=a+b;endmodule解释说明(1)assign{cout,sum}=a+b是连续性赋值对于线网wire进行赋值,必须以assign或者deassign开始assign[delay]wire_
去追远风
·
2024-02-03 13:18
FPGA学习记录
fpga开发
TCP/IP LWIP
FPGA
笔记
参考资料:正点原子LwIP之网络接口netif(ethernetif.c、netif.c)-CSDN博客IPv4/IPv6、DHCP、网关、路由_ipv6有网关的概念吗-CSDN博客TCP/IPTCP/IP协议中文名为传输控制协议/因特网互联协议,又名网络通讯协议,是Internet最基本的协议、Internet国际互联网络的基础,由网络层的IP协议和传输层的TCP协议组成。TCP/IP定义了电子
NoNoUnknow
·
2024-02-03 12:39
tcp/ip
网络
服务器
fpga开发
飞腾FT-2000/4处理器+复旦微
FPGA
+国产操作系统解决方案
XM-1203-
FPGA
飞腾定制主板自主可控,国产CPU、BIOS和国产Linux操作系统性能稳定,FT-2000/4处理器功能接口多样化,可扩展性强高度集成,具有丰富的接口和电磁兼容性能.XM-1203
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产ARM+FPGA
飞腾
FPGA
翼辉
基于国产
FPGA
+ DSP+1553B总线 的大气数据测量装置的设计与实现
本文设计并实现了一种基于
FPGA
和DSP的大气数据测量装置。测量装置包含五个压力传感器及两个温度传感器,可实时获取飞行器表面的压力信号及温度信号。
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:52
国产DSP_FPGA
国产DSP+FPGA
国产飞腾ARM+
FPGA
电力行业 DCS 联合解决方案
联合解决方案概述在火电的发展过程中,随着社会对电力资源需求越来越高,以往较为粗放式的发电已经行不通了,需要更精细化的发电,以达到资源的最大利用。而这种控制都需要靠自动化技术来实现,单纯的人工是达不到这种效果的。作为国家基础建设的重中之重,电力系统可以凭借选用国产控制系统,来提高发电效率和安全性。开发基于自主创新的基于国产飞腾CPU的分散控制系统,可以减少对国外CPU的依赖,提高核心控制设备国产自主
深圳信迈科技DSP+ARM+FPGA
·
2024-02-03 11:51
飞腾+FPGA
fpga开发
vivado 在CSV文件中使用I/O端口列表
在CSV文件中使用I/O端口列表CSV文件CSV文件是
FPGA
和板设计人员用来交换信息的标准文件格式关于设备引脚和引脚。有关详细信息,请参见导入CSV文件和导出I/O引脚和封装数据。
cckkppll
·
2024-02-03 03:24
fpga开发
开发者分享|AMD Vitis™ Libraries Vision L3 Isppipeline U50/ZCU102 流程示例
一.关于AMDVitis™VisionLibraryVitisVision库是一组90多个内核,基于OpenCV计算机视觉库,针对AMD
FPGA
、AMDAIEngine™和AMDSoC进行了优化。
BinaryStarXin
·
2024-02-02 23:12
FPGA技术汇总分享
AMD
Vitis
fpga开发
硬件工程
嵌入式硬件
物联网
单片机
mcu
Linux下PCI设备驱动开发详解(七)
Linux下PCI设备驱动开发详解(七)本章及其以后的几章,我们将通过PCIExpress总线实现CPU和
FPGA
数据通信的简单框架。
北京不北
·
2024-02-02 23:52
PCI设备驱动开发详解
linux
驱动开发
c语言
fpga开发
Linux下PCI设备驱动开发详解(一)
尤其被现在的异构计算GPU/
FPGA
、软硬结合新的方向广泛运用。一、PCI设备和驱动概述应用程序位于用户空间,驱动程序位于内核空间。linux系统规定,用户空间不可以直接调用内核函数,所以必
北京不北
·
2024-02-02 23:51
PCI设备驱动开发详解
linux
驱动开发
vivado 使用SSN分析
因为配电封装
FPGA
中的网络对噪声有不同的响应,这一点很重要了解设计
cckkppll
·
2024-02-02 20:40
fpga开发
7天物联网智能家居
这里写自定义目录标题(一)Day11.学习路线2.基本概念1.什么是ARM2.ARM架构分类3.MCU和MPU4.DSP和
FPGA
总结STM32开发命名规则3嵌入式产品举例1.智能台灯2.智能手环3电视盒子
LOVE DEATH AND ROBOTS
·
2024-02-02 12:19
物联网
智能家居
fpga开发
STM32目录结构
之前一直头疼的32目录,比51复杂,又没有C规律,也不像python脚本文件关联不强,也不像工整的
FPGA
工程,编的时候到处放,爆出的错千奇百怪。短暂整理了一个,还是没有理得很轻。
chinxue2008
·
2024-02-02 12:08
stm32
嵌入式硬件
单片机
[AG32VF407]国产MCU+
FPGA
开发环境Supra及Quartus配置及led
视频讲解[AG32VF407]国产MCU+
FPGA
开发环境Supra及Quartus配置及led控制实验过程需要下载QuartusIIIntel®Quartus®IISubscriptionEditionDesignSoftwareVersion13.1forWindows
LitchiCheng
·
2024-02-02 10:14
fpga
单片机
fpga开发
嵌入式硬件
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他