IPcore

关于xilinx fir use reloadable coefficient的用法

最近用到系数可以重新配置的fir滤波器，调用xilinx提供的ipcore，使用了usereloadablecoefficient功能，但有以下几点疑问，哪位有用过的大虾能否指点迷津下1、使用usecoefficientsreloadable
长弓的坚持·2020-08-18 10:38

Quartus II 中IP Core LPM_DIVIDE的使用

把这个IPCore当成一个简单的除法器去做，导致硬件计算结果和MATLAB仿真结果不一样。大家都知道对于硬件而言，26/10=2，这个肯定没问题，但是(-26)/(-10)呢，是等于多少呢。
正义的龍7·2020-08-17 23:41

Xilinx Vivado的使用详细介绍（3）：使用IP核

IP核（IPCore）Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。
南方铁匠·2020-08-17 05:53

Modelsim se仿真Xilinx IPcore

/ise_prj/ipcore_dir/sync_fifo_8x256.v(493):Module’FIFO_GENERATOR_V9
weixin_33725272·2020-08-16 02:00

DDR4学习笔记01

本文学习目的如下：1.了解什么是DDR42.理解使用Xilinx-Vivado平台的IPcore–DDR4（笔记02）二、什么是DDR42.1存储器概念及分类存储器是用来存储程序和各种数据信息的记忆部
Auguesty97·2020-08-16 01:20

`timescale的理解

在实际应用过程中，如网口IPCORE调试过程中，就会出现不同文件的module在不同的时间单位和精度的情况之下，因此，有必要对这个问题进行深入透彻地了解和分析。下面进行详细分析。
ikerol·2020-08-15 23:40

FPGA之FIFO

一般设计中会直接调用IPcore，是不需要写代码的。1：fifo的重要作用就是不同时钟域的数据缓存，只是一种BUF作用。
ikerol·2020-08-15 20:11

阿里巴巴全资收购知名CPU公司，铁了心做好“中国芯”！

阿里巴巴CTO张建锋表示，IPCore是基础芯片能力的核心，进入IPCore领域是中国芯片实现“自主可控”的基础。卖出7亿颗芯片的中天微IPCore全称为“知识产权核”，嵌入式CPU
lianluoyi·2020-08-14 17:50

对`timescale的深入理解

在实际应用过程中，如网口IPCORE调试过程中，就会出现不同文件的module在不同的时间单位和精度的情况之下，因此，有必要对这个问题进行深入透彻地了解和分析。下面进行详细分析。
jbb0523·2020-08-14 03:49

FPGA中实现对数运算

（3）log10(x)=ln(x)*log10(e),log10(e)是常数可以手动先计算好，用IPCore的话多个乘法器。下面介绍使用IP核floating-point来计算对
长弓的坚持·2020-08-09 02:49

【实战经验】--Xilinx--IPCore--FIFO

1.简介定义：FIFO（FirstInFirstOut）一种先入先出（读写数据是只能顺序写入顺序读出）的数据缓存器，读写数据时，其内部读写指针自动加1，因此没有外部地址线，使用简单。分类：FIFO可以分为同步FIFO和异步FIFO。同步FIFO的写入时钟和读取时钟完全一样，内核时一个简单双口RAM（SimpleDualPortRAM）；异步FIFO写入时钟和读取时钟不同，不仅需要真双口RAM（Tr
weixin_30367543·2020-08-07 19:50

FPGA vivado系统搭建（一）

因为FIFO系统中所用到的IPCore是系统自带的，相对于自己生成的IPCore成功率会更高一些。首先什么是FIFO呢？FIFO是先进先出。
LuoYao_Yang·2020-08-07 11:14

卷积函数的FPGA实现（六）对IPcore进行HLS及RTL输出

背景：MTCNN的卷积被实现为IPcore目的：HLS通过IPcore，输出RTL目录一、删掉一些语句二、加回DATAFLOW与UNROLL2.1N_PE=82.2N_PE=4三、最终IPcore占用的资源
祥瑞Coding·2020-08-05 15:46

FPGA实践教程（一）用HLS将c程序生成IPcore

目标：本文档重点探讨vivadoHLS软件的使用，描述如何将相应的c程序用HLS转换为硬件可以实现的IPcore。
祥瑞Coding·2020-08-05 15:45

卷积函数的FPGA实现（五）对IPcore进行HLS及bug查找

背景：我们编辑了3x3卷积的IPcore，并完成了预编译。程序通过调用3*3卷积的IPcore实现运行。并通过HLS预编译指令实现为硬件结构，现在我们需要对IPcore程序进行HLS。
祥瑞Coding·2020-08-05 15:45

卷积函数的FPGA实现（四）函数接口的HLS

背景：编写好IPcore并且验证通过，但是接口需要进行HLS。目的：将卷积IPcore接口进行HLS，将权重输入输出同步为DRAM的地址，axi-stream协议进行传输数据。
祥瑞Coding·2020-08-05 15:14

卷积函数的FPGA实现（二）卷积的相乘累加单元的实现

目的：编写卷积IPcore的处理单元。
祥瑞Coding·2020-08-05 15:14

卷积函数的FPGA实现（三）加入HLS预编译指令

背景：我们编写了卷积操作的IPcore，并且在c代码端模拟通过，现在我们需要实现加入HLS的预编译指令，然后将其实现为硬件结构。目的：加入HLS预编译指令。
祥瑞Coding·2020-08-05 12:29

VHDL中txt文件的读写

  在对VHDL代码进行ModelSim仿真的时候，如果测试一个比较简单的功能，比如简单地测试一个IPCore，那么我们只需要signalName'0');elsehs_i<='1';dv_i<='1'
正义的龍7·2020-07-31 19:07

IC设计基础系列之芯片设计流程4：中文FPGA又一神作级资料《玩转IP CORE》 18篇全收录

来自：http://www.ictown.com/thread-99582-1-1.html第一部分：作者介绍如果你觉得IPcore曾经让你眉头紧锁不知所措，那么福利来啦，让加菲博士带你《玩转IPcore
Times_poem·2020-07-30 18:48

AXI4 4.0 FULL 总线协议信号详细定义

并且在XILINXVIVADO中绝大部分的IPCORE都支持AXI接口，掌握AXI协议意味着你可以很方便的使用赛灵思的各类IPCORE。
msgoc·2020-07-28 04:38

zedboard--zynq使用自带外设IP让ARM PS访问FPGA（八）

以后还有一个很重要的自定义用户Ipcore设计，下个实验来做下这个（一开始以简单的led和sw为例）。这个实验就使用呢自带外设IP。
iverson1991·2020-07-15 11:43

vivado三种常用IP核的调用

vivado三种常用IP核的调用当前使用版本为vivado2018.3vivado的IP核，IP核（IPCore）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、
雷凌峻毅·2020-07-14 18:19

vivado中dcp的使用

在project流程中，Vivado会自动保存dcp，同时对于大多数IPCore，Vivado也会自动生成dcp。如果是在non-project流程中，V
qijitao·2020-07-14 16:32

搭建适合自己的DDR3仿真平台

按照硬件对应的片子生成DDR3IP，去掉IPcore，添加生成的RTL代码以下主要利用IP核生成的仿真文件搭建适合自己的仿真平台。添加文件到工程DDR3生成的仿真文件夹在“...
kkg89·2020-07-14 13:51

xilinx 10GbE ipcore

xilinx10GbEipcore主要有axi4-streamdata-path和axi4-litecontrol-path，这两口都是接在MAC上，pcs/pma和mac通过xgmii接口和mdio接口连接。pcs/pma有两种，10GBASE-Ror10GBASE-KR。ieee1588v2只支持10GBASE-R。10GBASE-KR多支持了FEC（ForwardErrorCorrectio
jun7118·2020-07-14 12:53

FPGA版本管理（三）如何用GIT管理Vivado工程

文章目录1.创建VIVADO工程1.1工程目录结构确定1.2创建工程2.IPCore管理3.生成tcl脚本4.GIT提交5.重构版本GIT管理Vivado工程的流程及步骤：1.创建VIVADO工程1.1
X-ONE·2020-07-14 05:32

FPGA Vivado系统搭建（二）

在完成了FIFO的搭建后，我开始了用自己生成的IPCore进行搭建网络。这就需要我们将之前学习的知识串起来，先用VivadoHLS生成我们需要的IPCore，然后再通过Vivado对相关网络进行搭建。
LuoYao_Yang·2020-07-14 05:36

关于Vivado License问题的解决

此文章是我在生成IPCore以后，进行网络搭建时出现的License问题的解决方案，在这里跟大家分享一下，希望对大家又所帮助。
LuoYao_Yang·2020-07-14 05:36

Vivado 开发流程

在生成了IPCore以后，紧接着是应用Vivado搭建网络，开始了对Vivado的学习.对于一个新软件的学习和使用，它的用户手册是最好的学习资料。
LuoYao_Yang·2020-07-14 05:36

视频行场信号转 bt1120方案.

Xilinx最近出了一个Hdmi_ipcore.就想把他用起来。所以就有下面的架构图。
angelbosj·2020-07-11 02:33

京东卖家电话采集 商家信息提取

戚肖宁还宣布了“普惠芯片”计划，未来平头哥将全面开放玄铁910IPCore，全球开发
qq1030249563·2020-07-10 10:53

stm32学习笔记

1KB（千字节）=1024B（字节）1B（字节）=8Bit（比特/位）两个字节一个汉字，字母和数字占一个字节一、ARM概述及发展史ARM是一家芯片设计公司，本身不生产，提供IPCORE常见CPU生产厂家
Robin罗兵·2020-07-09 20:58

ftpget 和ftpput命令 tftp 上传下载文件

windows文件夹中具体命令格式如下：ftpput-uwp-pwp10.10.29.209core.dolmgmt.app解释：-u用户名user-p密码password10.10.29.209window电脑ipcore.dolmgmt.app
一休求索·2020-07-09 00:28

天猫又放大招！全国首家跨境实体店落地西湖银泰

阿里巴巴全资收购中天微自主研发打造“中国芯”阿里巴巴集团宣布，全资收购中国大陆唯一的自主嵌入式CPUIPCore公司——中天微系统有限公司，IPCore是基础芯片能力的核心，进入IPCore领域是中国芯片实现
触电密码电商俱乐部·2020-07-08 05:13

首次 | 平头哥组织开发者线下活动，限额开放报名

2019年7月25日，平头哥交出了第一份答卷，发布成立后第一个基于RISC-V的处理器IPCore玄铁910。
阿里技术_·2020-07-07 03:16

FPGA 中的有符号数乘法

7系列及之前的FPGA都是25x18的DSP，UltraScale中是27x18，我们可以通过调IPCore的方式或者原语的方式来进行乘法操作。在里面可以设置有符号还是无符号数乘法。  
猫叔Rex·2020-07-06 12:26

【工程源码】基于FPGA的数字滤波器的使用

先说下滤波器设计工具箱，filterDesigner低版本叫做fdatool先说调用ipcore的方式，ipcore是收费的，百度一下。
zgmxs·2020-07-06 12:14

Vivado下产生AXI-Lite Ipcore及AXI-Lite源代码解析

一.AXI-Lite接口Ipcore的生成Xilinx开发工具EDK和Vivado都可自动生成AXI-Lite、AXI-Stream主从模式接口。
yangzhiyuan0928·2020-07-06 10:09

zedboard--基于demo系统的用户ip核的添加和驱动编写（书13.2完整实现过程）（二十一）

上一个实验用PL端的资源开发CustomIPcore的，并且在裸跑的程序中调用了这个IPcore，现在我们需要为这个Ipcore开发Linux系统上的设备驱动。
iverson1991·2020-07-06 09:54

ISE14.7无法生成DDS IP核的解决办法

"E:/*/ipcore_dir/tmp/./_cg/_dbg/.
长弓的坚持·2020-07-06 07:33

FPGA和NIOS2的关系

NIOSII是一种知识产权核（IPCore），是嵌在FPGA内部的处理器软核，相当于在FPGA内部设计了一个微处理器。
whatday·2020-07-06 07:45

FPGA-ip核的使用

IP核（IPCore）ISE中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。
Vuko-wxh·2020-07-06 03:57

MIZ7035交叉编译单片机程序运行

目的：搭建MIZ7035交叉编译环境并且运行调用IPcore的程序。
祥瑞Coding·2020-07-06 01:55

FPGA实践教程（七）运用IPcore调用DDR

目的：直接运用IPcore调用DDR参考资料：1.UsingtheDDRmemoryindependentlyoftheProcessor：http://zedboard.org/content/using-ddr-memory-independently-processor2
祥瑞Coding·2020-07-06 01:55

Xilinx 7系列例化MIG IP core DDR3读写

昨晚找了一下，发现DDR3读写在工程上多是通过例化MIG，调用生成IPcore的HDLFunctionalModel。
weixin_33725272·2020-07-05 22:48

ISE中使用DDR3例程的生成步骤与仿真过程

1.DDR3IP例程代码的生成过程：1）找到生成ip核的目录下的文件夹下的"create_ise.bat"文件,例如：D:\00_cs_code\ddr_ip\ipcore_dir\dd
风中月隐·2020-07-05 18:39

《FPGA入门教程》看书随笔——RTL设计

种基本的描述方式：（1）数据流描述：采用assign连续赋值语句（2）行为描述：使用always语句或initial语句块的过程赋值语句（3）结构化描述：实例化已有的功能模块或原语，即平常所说的元件例化和IPcore
风中月隐·2020-07-05 18:39

关于FFT IP CORE的记忆（altera fft ip core配置）

IPCORE有最优化的代码，效率和资源的兼顾，所以君子性非异也，善假于物也。之前实验了很久结果老是不对，费尽了各种周折，最终知道自己的测试方法不对。
renggang·2020-07-05 10:38

Xilinx Vivado的使用详细介绍：使用IP核、例化IP

IP核（IPCore）Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。
青豆1113·2020-07-05 04:39
上一页 1 2 3 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他