IPcore

多通道PCIe DMA引擎IP

多通道PCIeDMA引擎IP在主机端PCIe驱动的控制和调度下，数据采集与回放IPCore可以同时完成对多个通道数据的采集以及回放驱动工作，既可采用行缓存机制（无需帧缓存，无需DDR），也可采用帧缓存机制
FPGA IP·2024-01-07 00:41

Tri Mode Ethernet MAC的配置及使用

以太网技术是当今被广泛应用的网络技术之一，XilinxFPGA提供了可参数化、灵活配置的千兆以太网IPCore解决方案，可以实现以太网链路层和物理层的快速接入。
卖红薯的小孩·2024-01-01 02:47

diag_service的GLINK_IST是怎么来的

这套诊断框架支持从上位机PC的QPST/QXDM软件对IPcore的访问，也支
norlan_jame·2023-12-16 17:33

vivado调试核ILA使用技巧

  ILA（IntegratedLogicAnalyzer）IPCore是vivado的调试核，具体如何创建、调用就不详说了。这里主要记录一个ILA的使用技巧，可以大大提高调试效率。  
今朝无言·2023-11-26 13:57

FPGA19 嵌入式RAM之双端口RAM 使用和测试

FPGA19嵌入式RAM之双端口RAM使用和测试模块名称：dpram()IPCore主要功能：调用内部的资源，实现数据的读/写功能实验目的：了解这些芯片专用硬件资源的情况下，将其合理的应用到对应的系统中
没有价值的生命·2023-10-21 15:49

高通STR/S2R基本介绍

Suspendtoram是一种特殊的电源工作模式，在这种工作模式下，所有的CPUcore/控制器/IPcore都会进入特殊的电源模式下，同时SOC内部总线时钟降到最低的工作频率，PMIC的绝大部分供电都会被关闭
norlan_jame·2023-10-19 11:56

c语言实现axi通信,AXI DMA详解与应用篇 | 第二讲、AXI DMA工程搭建及SDK代码分析

在上一篇中着重讲解了DMA的含义和AXI_DMA_IP，本次的重点就是搭建一个AXI_DMA环路工程，并从C语言角度分析其SDK代码一、AXI_DMA工程设计在工程设计中，DMA一般与产生数据或需求数据的IP相连，该IPcore
宠爱吖·2023-10-14 02:03

nios ii 工程(严重) generate: java.lang.IllegalStateException: java.lang.IllegalStateException: java.lang

java.lang.IllegalStateException:java.lang.IllegalStateException:java.lang.NumberFormatException:emptyString昨天为了缩减fpga中没用到的IPcore
ziou2323·2023-09-06 18:00

爆肝4万字❤️零基础掌握Verilog HDL

文章目录0.前言1.VerilogHDL简介1.1什么是VerilogHDL1.2verilog发展历史ㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤㅤ1.3为什么要使用verilog1.4IPcore2.
楚生辉·2023-08-10 16:41

Microsemi Libero使用技巧6——FPGA全局网络的设置

MicrosemiFPGA的全局布线资源全局网络改为普通输入普通输入上全局网络总结推荐阅读交流群系列教程：MicrosemiLibero系列教程前言刚开始做MicrosemiFPGA+SoC开发时，会用到几个ARM专用的IPCore
whik1194·2023-07-28 08:00

【国产复旦微FMQL45教程】-小试牛刀之LED

对于纯PL设计，我们的FMQL45和Zynq7045是管脚全兼容，所以可以直接使用Vivado进行逻辑开发，对于简单的逻辑也可以使用Procise开发，但是如果要大量使用IPcore，推荐使用Viva
FPGA技术联盟·2023-06-13 15:54

ARM架构版本及处理器系列详细介绍

ARM的经营模式在于出售其知识产权核（IPcore），将技术授权给世界上许多著名的半导体、软件和OEM厂商，并提供技术服务。ARM的版本分为两类，一个是内核版本，一个处理器版本。
@seven@·2023-06-13 07:06

Profinet从站开发（2）- ERTEC200P开发套件

标准套件-EB200P/EB200P-2开发套件包含开发板，协议栈光盘和一个不怎么好用的JTAG调试器板子如下图所示：电路板总体是PCI-E板卡形式的，但是由于西门子并不提供PCI-E的驱动和FPGA的IPCore
玛丽奥ZJY·2023-04-07 03:26

Profinet从站开发（2）- ERTEC200P开发套件

标准套件-EB200P/EB200P-2开发套件包含开发板，协议栈光盘和一个不怎么好用的JTAG调试器板子如下图所示：电路板总体是PCI-E板卡形式的，但是由于西门子并不提供PCI-E的驱动和FPGA的IPCore
芥末博士·2023-04-07 02:09

FPGA学习之路(五)之锁相环倍频(PLL)探究

PLL原理PLL的原理就不多说了，反正用的IPCore,直接wire一下就行。不过看到一篇对于PLL原理介绍比较清晰的博客，分享给大家，想要深
董程森·2023-04-04 13:48

Lattice DDR3 ip 注意事项

因为cmd发完之后就一直在等ipcore输出相应的使能了,和A家和X家都不一样！如果datain_rdy拉高，则将数据延迟
Ethan_WC·2023-04-01 22:35

Altera DDR3调试记录

使用example_design搭建仿真环境读readme.txt\coregen\ddr3_ip\ddr_ip_example_design\simulation\README.txt例化ddr3_ipcore
Ethan_WC·2023-04-01 22:05

初步认识ARM

架构是指ARM公司开发的、基于精简指令集架构（RISC,ReducedInstructionSetComputingarchitecture）的指令集架构arm核心ARMcore是基于架构上开发出来的IPcore
过圆心圈圈圆心·2023-03-30 04:37

基于PCIe DMA的多通道数据采集和回放IP

基于PCIeDMA的多通道数据采集和回放IP在主机端PCIe驱动的控制和调度下，数据采集与回放IPCore可以同时完成对多个通道数据的采集以及回放驱动工作，既可采用行缓存机制（无需帧缓存，无需DDR），
FPGA IP·2023-03-29 00:02

Vivado&ISE&Quartus II调用Modelsim级联仿真

之前一直使用Modelsim独立仿真，虽然好用，但是对于IPCore的仿真可真是麻烦，需要找到对应的IPCore库文件，所以博主一直在寻找把FPGA开发工具和Mod
weixin_30817749·2023-03-13 18:49

源码 vivado调用FIFO 及仿真

ipcore源码moduleip_fifo(//inputinputsys_clk,inputsys_rst_n);//wiredefine//fifo'sinputwirefifo_wr_en;wirefifo_rd_en
全村的希望7·2022-12-10 08:55

数字信号处理——FFT运算模块设计（1）

XILINX有自己的IPCORE产品：FastFourierTransform(9.1)，之前有一个付费专栏中的其中一篇博文着重介绍了
在路上，正出发·2022-09-29 15:32

ALTERA FPGA IPCORE核之FIFO详细教程

ALTERAFPGAIPCORE核之FIFO详细教程一.FIFO简介FIFO:是英文firstinfirstout的缩写，即先进先出，指的是对数据的存储具有先进先出特性的缓存器。从字面意思上就可以大致看出和RAM和ROM的区别，即没有地址线，无法像RAM和ROM一样写入或读出指定地址的数据，而必须按顺序读出。根据读写操作是否使用同一个时钟，可以将FIFO分为两类：同步FIFO读写操作使用同一个时钟
Moon_3181961725·2022-09-05 13:35

ISE-testbench实例

IP核IPCore就是预先设计好、经过严格测试和优化过的电路功能模块，如乘法器、FIR滤波器、PCI接口等，并且一般采用参数可配置的结构，方便用户根据实际情况来调用这些模块。
weixin_30569001·2022-06-17 08:53

Cordic v6.0 IP CORE使用说明

一、前言：最近打算用Verlog写一个Cordic算法程序，先看看官方的IPCORE的接口设计和所实现的功能作为参考。
懂懂懂懂懂懂懂·2020-09-15 04:01

SoC的开发

用verilog将这些IPcore连起来，在verilog仿真器上进行验证，也要写一些C代码来验证Ipcore们是否工作正常2.将verilog写入FPGA,这样就有硬件了，编写测试IpCores们的裸
yazhouren·2020-09-14 03:51

Vivado调用IP核详细操作步骤

首先咱们来了解一下vivado的IP核，IP核（IPCore）：Vivado中有很多IP核可以直接使用，例如数学运算（乘法器、除法器、浮点运算器等）、信号处理（FFT、DFT、DDS等）。
FPGA技术江湖·2020-09-10 16:23

用底层代码说话：龙芯不是“中国心”

所谓发明自己的CPU我想应该是这样：1.自己老老实实自己用VHDL或VERILOG写ipcore（其实ipcore几十个VHD或V文件）2.用综合器一步步综合成自己的标准单元电路3.布线制版一。
lptt·2020-09-10 14:26

卷积函数的FPGA实现（九）WBRAM的重新实现

背景：实测IPcore在FPGA上运行时，错误语句集中于get_9_weights_to_buffer之中，极有可能是WBRAM尺寸的设定出现了问题。目的：找出WBRAM尺寸设定的问题，更改代码。
祥瑞Coding·2020-08-24 17:15

c++编写神经网络（一）MTCNN内存空间的调用

我们需要一次性的在DRAM上开辟内存空间然后传给IPcore来运算。所以我们必须从头编写MTCNN的代码。目的：查出原MTCNN代码的内存空间的开辟量。
祥瑞Coding·2020-08-24 17:15

卷积IPcore详细报告及进展

目录一、IPcore代码概览1.1接口1.2功能1.3时间与空间资源1.3.1空间资源1.3.2时间资源二、IPcore正确性及验证2.1IPcore在MTCNN之中的调用2.2IPcore的testBench
祥瑞Coding·2020-08-24 17:15

ZynqNet解析（八）对IPcore的HLS

背景：zynqNet运用HLS来实现相应的IPcore。相关HLS过程的信息会打印到console之中。目的：读懂HLS对IPcore代码的HLS过程，具体硬件如何实现。将报告信息存下来用于参考。
祥瑞Coding·2020-08-24 17:44

ZynqNet解析（七）实现于BRAM上的Cache

背景：我们需要仿照ZynqNet的模式构造卷积的IPcore用于FPGA的优化。目的：搞懂zynqNet的cache的实现。
祥瑞Coding·2020-08-24 17:44

MTCNN的FPGA实现（一）SDK端程序的初步编写

背景：已经将IPcore集成为系统并且可以成功调用，现在我们需要在单片机端编写SDK程序并且调用IPcore进行测试。目的：编写SDK程序调用单片机端IPcore。
祥瑞Coding·2020-08-24 17:44

卷积函数的FPGA实现（七）vivado系统集成与烧录

背景：已经输出IPcore为RTL，现在需要将相应的IPcore集成为系统并生成相应驱动。目的：集成IPcore为系统，并生成驱动。
祥瑞Coding·2020-08-24 17:44

卷积函数的FPGA实现（一）编写卷积IPcore的BRAM实现

背景：我们将MTCNN的卷积改为了zynqNet需要的嵌套的for循环形式，并且相对看懂了相应的zyqnNet的c代码，现在我们可以直接将卷积模块单独拆分出来构建一个IPcore。
祥瑞Coding·2020-08-24 17:43

ARM用MIG调用DDR3的c程序解析

背景：用ARM（PS：zynq7processingsystem）控制Mig调用了DDR3，我们希望用IPcore控制Mig调用DDR3目录1platform.h与platform.h1.1d-cache
祥瑞Coding·2020-08-24 17:41

尝试用IPcore调用DDR3及相关知识

背景：之前通过PS通过MIG实现了对DDR的调用：ARM用MIG调用DDR3的c程序解析实践教程（一）用HLS生成IPcore实践教程（三）系统搭建与烧录实践教程（四）片上ARM运行程序实践教程（五）PS
祥瑞Coding·2020-08-24 17:41

FPGA实践教程（四）片上ARM运行程序

背景：我们用vivadoHLS对相关软件生成了相应的IPcore，并且对相应的IPcore进行系统集成，验证并生成了比特流，并且将其烧录到板子上。
祥瑞Coding·2020-08-24 17:40

调通DMA系统集成中遇到的问题

先写出整个流程，一环一环来找问题所在：整个流程：1.用c语言cnn源码用HLS生成相应的IPcore2.在vivado中加入IPcore，生成系统3.生成比特流，放入SD卡，烧录入FPGA中4.服务器编译对单片机的
祥瑞Coding·2020-08-24 17:40

FPGA基础知识（五）系统集成知识

完成此过程可以参阅的文档有UG892:VivadoDesignSuiteUserGuide,DesignFlowsOverview背景：我们用vivadoHLS对相关软件生成了相应的IPcore，现在需要对
祥瑞Coding·2020-08-24 17:40

DMA在linux下PS端c语言相关内容

片上单片机可以运行相应编译好的c程序，控制相应的IPcore从而用FPGA上的IPcore进行相应的运算。相关c源码通过编译可以变为可执行文件拷入u盘，然后片上单片机可以通过挂载u盘执行可执行文件。
祥瑞Coding·2020-08-24 17:08

数据流输入输出IPcore时c语言相关内容

背景：卷积的c程序用于FPGA生成IPcore，其中参数的传输用的stream格式。目的：读懂这个程序相应的单片机程序参考。文档UG902相关内容。
祥瑞Coding·2020-08-24 17:08

modelsim平台下万兆phy仿真

软件版本modelsim:10.1avivado:2016.4win10系统仿真步骤用vivado生成ipcore具体过程跳过，我这里选择的是10GEthernetPCS/PMA,保持默认配置。
zzyaoguai·2020-08-24 16:02

Sparten6/Kintex-7 DDR3 IP仿真实例

目录1、前言1.1、关于数据、地址等接口位宽说明1.2、DDR3读写时序理解2、仿真实例2.1、IP配置2.2、仿真模型搭建2.2.1、IPcore实例化2.2.2、添加仿真模型2.2.3、testbench
工作使我快乐·2020-08-24 15:01

卷积函数的FPGA实现（八）IPcore的BRAM尺寸及加入偏置和ReLU

背景：第一次编写的IPcore存在问题，没有加入偏置与ReLU目的：给IPcore加入偏置和ReLU。
祥瑞Coding·2020-08-22 23:28

FPGA 对数计算

（3）log10(x)=ln(x)*log10(e),log10(e)是常数可以手动先计算好，用IPCore的话多个乘法器。我们要计算以任意数为底的对数时，需要两个定点转浮点
rrr2·2020-08-22 22:02

FPGA教程

《玩转IPcore》http://www.openhw.org/module/forum/thread-562491-1-1.html转载于:https://www.cnblogs.com/Si-Mao
baihu9067·2020-08-22 21:25

把Xilinx的IPCORE解密成源代码的方法

把Xilinx的IPCORE解密成源代码的方法1.加密的文件格式以can_v1_5/can_tl_bsp.vhd为例子a)前8个字节XlxV38EB是加密的版本号，没研究过其他加密版本，不知道有什么不同后面的
碰碰跳跳·2020-08-22 10:30

IPCore软、固、硬简明定义

软IP（一般以硬件描述语言代码形式提供）最终产品基本上与通常的应用软件大同小异，开发过程与应用软件也十分相象，只是所需的开发软、硬件环境，尤其工具软件要昂贵很多。软IP的设计周期短，设计投入少，由于不涉及物理实现，为后续设计留有很大的发挥空间，增大了IP的灵活性和适应性。当然软IP的一个不可避免的弱点是：会有一定比例的后续工序无法适应软IP设计，从而造成一定程度的软IP修正。固IP（一般以网表形式
neil3w·2020-08-20 00:09
上一页 1 2 3 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他