E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Quartus软件安装问题
Arria 10上进行DDR3管脚分配
FPGA型号:10AX027H4F34I3SG，DDR3型号：MT41J128M16JT-125，
Quartus
IPrime18.0首先介绍下A10器件能支持的DDR系列以及速率，A10上的DDR控制器是硬核的
huan09900990
·
2020-09-10 14:27
ddr
Intel Altera PCIE IP介绍
目前最高端的agilex系列fpga已经能支持到PCIE5.0即32Gbpsx16.在
quartus
ii里可以通过两种方式来生成PCIE，一种是利用HardIPForPCIExpress，这种方式生成的
huan09900990
·
2020-09-10 14:26
Pcie接口
【原创】Altera：A10 DDR3 IP核配置教程
一、新建工程 用
Quartus
18版本新建一个工程，可命名为“A10_ddr3_test”（如下图所示）。 这里我
MDYFPGA
·
2020-09-10 11:57
FPGA
ISE与modelsim联合仿真的问题
//:Unresolvedreferenceto'glbl'in'glbl.GSR'"在仿真工程中添加glbl.v文件（一般在~/ise/verilog/src/glbl.v，同理
Quartus
）,把t
丧尸暴龙兽t
·
2020-08-26 23:53
quartus
-II中bdf和v文件的互相转换
一、bdf转化为v文件1.点击processing下的start，startTestBenchTemplateWriter即可生成v文件。二、v文件转化为bdf文件1.输入代码，选择Processing>start>Analysis&Elaboration2.Tools>Netlistviewer>RTLviewer会自动照v文件里的逻辑生成对应的各种门组成的元件图。生成各个模块的元件：1.在右边
乱搭巴士
·
2020-08-25 16:50
quartus
Quartus
II9.0 在Win7的安装
安装好
Quartus
II9.0后，发现驱动不行，要自己安装，然后发网上很多网友的经验都是错误的！
Alex-铭
·
2020-08-24 16:25
FPGA
QuartusII9.0驱动
替换 Docker 或 Laradock 中 Debian 系统镜像源解决
软件安装问题
DockerDebian镜像源替换因多数默认的Docker镜像为国外的，而采用的镜像源也是国外的，故访问很慢，所以我们需要替换为国内的（比如阿里云或163等）。163-DebianAliyun-Debian注意:不同版本的Debian镜像源地址不一样Debian7.x(wheezy)#更新apt-get源RUNecho\debhttp://mirrors.aliyun.com/debian/whe
Jioby
·
2020-08-24 14:42
docker
dockerfile
laradock
【转载】modelsim简单入门
http://hi.baidu.com/zhxl125/blog/item/296fe14b36a5bff182025c81.html1、至今还没有弄明白为什么要用ModelSim，因为看波形
Quartus
II
dycuswine2
·
2020-08-24 14:48
基于FPGA的电机控制设计（PWM）
本程序可以在vivado或者
quartus
II下使用。本代码有verilog和vhdl两个版本。同时在modelsim和vivado自带仿真器都仿真正确。工程文件中包括测试文件，用来仿真，产生波形图。
QQ_778132974
·
2020-08-24 13:42
设计专栏分享
get_pins
get_pinsThefollowingtabledisplaysinformationfortheget_pinsTclcommand:TclPackageandVersionBelongsto::
quartus
weixin_30547797
·
2020-08-24 10:58
FPGA开发--
Quartus
II常见警告说明及解决方案
FPGA开发–
Quartus
II常见警告说明及解决方案作者：Alex.Duan日期：2017-04-01文章摘要：本文对
Quartus
II中常见的警告说明及解决方案的汇总。
qq_26700939
·
2020-08-24 09:44
KISSsoft release 03.2014+诚善首饰零售管理
BentleyPowerProStructuresV8iSS708.11.11.616\BentleySTAAD.ProV8i(SELECTSeries6)20.07.11.45\CATIAComposerR20161DVDAltera.
Quartus
.Prime
yyii0000
·
2020-08-24 06:19
quartus
生成的各文件含义
原文地址：
quartus
生成的各文件含义作者：小牛Sourcefiles(alwaysundersourcecontrol)*.bdfSchematic*.bsfSymbols*.incAHDLinclude
xhnmn
·
2020-08-24 06:28
Altera
FPGA
Quartus
2 使用错误集锦
1.Error:Top-leveldesignentity"test"isundefined原因：顶层模块的module名没有和工程名同名解决方法：把顶层模块的module名改成和工程名同名2.Error(10278):VerilogHDLPortDeclarationerrorattest.v(4):inputport"clk_in"cannotbedeclaredwithtype"reg"原因
xhnmn
·
2020-08-24 06:28
FPGA
FPGA学习笔记7-
Quartus
II其余的部分TCL指令（翻译）
议程-其他一些TCL指令-访问命令行选项-在
Quartus
II中使用TCL脚本-获取帮助PS：里面提到的命令行和可执行命令实际上一部分指在
quartus
II软件中，还有部分在windowscmd命令行中也可以使用
iteye_3619
·
2020-08-24 05:30
FPGA Acceleration: Developing Environment
OS：CentOS7Software：Git
Quartus
-Subscription-15.0.0.145-linuxSoCEDSSetup-15.0.0.145-linuxAOCLSetup-15.0.0.145
everseeker
·
2020-08-23 17:39
Quartus
II modelsim使用与testbench编写
本文使用的是
Quartus
IIVersion10.0和Modelsim6.5e。
Marvin_wu
·
2020-08-23 08:01
使用
Quartus
II进行FPGA实验之Switches, Lights, and Multiplexers
使用
Quartus
设计FPGA，简单包括以下流程：新建工程，写代码编译工程，找错误分配引脚，重编译下载配置，到硬件为保证设计的正确性，在编译后，一般还需要做仿真验证，然后下载至硬件，有两种仿真方式：-功能仿真
早睡身体好~
·
2020-08-23 08:22
FPGA实验
FPGA学习手记（四）ModelSim入门及Testbench编写——合理利用仿真才是王道
现在就开始一步步入手ModelSim，并通过与
Quartus
无缝衔接实现仿真。本文使用了ModelSim10.0c+
Quartus
II10.0，其他版本基本雷同，请自行研究。看不清图的点开看大图！
weixin_33973609
·
2020-08-23 08:39
[转帖]如何在
Quartus
II 里使用Modelsim（从
Quartus
中导出testbench为modelsim用）
来源：http://www.cnblogs.com/emouse/archive/2012/07/08/2581223.html
Quartus
II调用modelsim无缝仿真来源：http://bbs.ednchina.com
weixin_30788619
·
2020-08-23 07:58
FPGA Verilog UART
文章目录前言新建工程UART顶层UART接收UART发送引脚分配下载验证微信公众号前言FPGA_
Quartus
18.1环境搭建FPGA_Verilog_PWM前两天记录了下
Quartus
环境搭建点灯,PWM
weifengdq
·
2020-08-23 07:45
FPGA
Quartus
“Error: Project too complex: hierarchy path is too long ”的解决办法
p=1994问题描述：在使用sopcbuilder建立nios系统的时候，
Quartus
（9.1）编译时，如果出现如下错误：解决方法：具体的解决方法参考文章:http://www.vcerror.com
swanabin
·
2020-08-23 07:52
编译错误
FPGA实现“打字机”（VGA & UART）
我一开始学FPGA，是从数字电路开始入门的，然后就是学习使用
Quartus
II，编写Ve
大熊FPGA
·
2020-08-23 06:01
FPGA
Quartus
II Shift Register (RAM-based) 详解
1.建立左边选择ShiftRegister使用什么芯片右上就选什么选择语言还有工程路径和名字2.配置端口1bit三个tap抽头每个独立分组每个间距是3即3X3的一位寄存器创建时钟使能端口和异步清零端口配置完直接finish就可以3.仿真调试1.代码modulecs(inputclock,inputaclr,inputclken,inputshiftin,outputshiftout,outputt
das白
·
2020-08-23 06:21
FPGA
Quartus
II建立工程及其仿真
转自：http://blog.sina.com.cn/s/blog_a36a3af00101ybpm.html本文以飞思卡尔的Cyclone系列的EP1C6Q240C8为目标芯片，以加法计数器的硬件描述语言（VHDL）为例。一、建立工作库文件和编辑设计文文件任何一项设计都是一项Project（工程），而把一个工程下的所有文件放在一个文件夹内是一个非常好的习惯，以便于我们整理，利用和提取不同工程下的
黑企鹅
·
2020-08-23 06:36
硬件-协议
quartus
ii中的dff元件（D触发器）中，prn和clrn引脚的含义
首先：PRN是异步置位，可以将输出Q置为输入D，CLRN是异步复位，将输出Q置低问：那PRN与CLK的作用不是一样了？追答不一样啊，PRN是异步控制端优先级比CLK高，CLK是寄存器的时钟。dff真值表(优先级：clrn>prn>clk)一、当Clrn=0时（不管Prn和clk是什么），Q=0二、当Clrn=1时，异步复位信号clear无效（因为clrn是低电平有效）若此时Prn=0，异步置位信号
deniece1
·
2020-08-23 05:57
计算机组成原理课程设计
quartus
自动调用或者联合modelsim仿真流程或者配置
http://www.cnblogs.com/lsjjob/p/5127974.html，这个也可以参考一下，讲的比较清楚。一：首先查看如下的界面，此处我是自动选择器件鼠标右键，然后点击setting，界面如下：按照如下设置，然后点击ok，然后编译工程文件。编译完成后会在工程文件夹下生成一个simulation文件夹，simulation->modelsim，此目录下还没有testbench文件，
小灰灰_
·
2020-08-23 05:42
FPGA
基于VHDL的
Quartus
II和Modelsim联合仿真
前期正常建立
Quartus
工程这里不再赘述，主要讲在
Quartus
中调用Modelsim的设置过程。
Utopia_sy
·
2020-08-23 05:47
FPGA
Quartus
II程序固化,超内存大小解决办法
Quartus
II程序固化可使FPGA从外部Flash中引导程序，实现掉电不丢失信息。
Utopia_sy
·
2020-08-23 05:17
FPGA
FPGA功能仿真，门级仿真，后仿真的区别
前言分清楚各种仿真间的关系，工具采用
quartus
prime16.0，仿真工具采用modelsim10ae版；项目：led_display;流程1.RTL行为级仿真：也叫功能仿真，这个阶段的仿真可以用来检查代码中的语法错误以及代码行为的正确性
weixin_30514745
·
2020-08-22 23:35
Altera DDR3 IP核配置及仿真
FPGA器件型号：Cyclone5DDR型号：MICRONMT41K256M16HA
Quartus
版本：
Quartus
Prime16.1StandardEdition1IP核配置（1）PHYSettingsSpeedGrade
romme426
·
2020-08-22 21:51
FPGA
【原创】闫若川FPGA轻松入门：开发环境搭建
1、安装软件前要知道的
Quartus
和ISE目前业内用主要用的软件，如果你还没有软件安装包，我特地分享了下，我的百度云盘下载链接如下：注意1：
Quartus
II14.1是支持cycloneIV的最高版本了
dba37162
·
2020-08-22 21:19
【FPGA】
Quartus
Prime 20.1 安装过程记录
Quartus
Prime20.1安装过程记录
Quartus
是开发Altera家（现已被Intel收购）FPGA必备的软件，这里记录一下安装的过程。
路边白桦
·
2020-08-22 16:57
fpga
altera
开发环境配置
MC8051在
Quartus
综合时更新hex的处理
经过以下步骤，1.Anlysis&Synthesis2.Fitter(Place&Route)3.Assembler(Generateprogrammingfiles)后，如果要更新ROM里面的MCUHex，则可以：（1）Processing---》UpdateMemoryInitializationFile（2）Assembler(Generateprogrammingfiles)重新产生*.s
weixin_30248399
·
2020-08-22 10:43
FPGA 原语 怎么找
altera的在
quartus
界面的help--help_topics--primitives里xilinx的在vivado界面的tools--language_templates--verilog--
gaoxcv
·
2020-08-22 09:25
fpga原理
Verdi使用教程
lab1任务目标是：用VCS产生fsdb文件fsdb文件是Verdi用来查看波形所需的文件，这里我就不对我的RTL进行介绍了，因为是以前在
quartus
下面验证过的。vc
ciscomonkey
·
2020-08-22 09:57
数字IC系列
IC
Verdi
FGPA 中的计数器Verilog语言（时钟分频器）
在
quartus
II8.0中为ALTERAFPGA设置一个分频器（计数器）输入时钟48Mhz输出时钟9600HZ1/*实验名称:计数器2**程序功能:将48Mhz的时钟分频为9600Hz3**时钟计算：
baian1907
·
2020-08-22 09:40
Xilinx 原语简介--（Xilinx FPGA开发实用教程）
原语查找：altera的在
quartus
界面的help--help_topics--primitives里xilinx的在vivado界面的tools--language_templates--verilog
工作使我快乐
·
2020-08-22 09:01
FPGA基础进阶
实际开发中需要手动改动FPGA 布局布线吗
实际开发中需要手动改动FPGA布局布线吗使用厂家的开发工具，比如
QUARTUS
，进行编译实际上就已经把综合、布局布线自动执行完了，有些书还把布局布线这块用了很大的篇幅进行介绍，是否有时候需要改动系统自动产生的布局布线呢
xuexiaokkk
·
2020-08-21 23:13
拉普拉斯算子的FPGA实现方法
Altera的
Quartus
Ⅱ作为一种可编程逻辑的设计环境，由于其强大的设计能力和直观易用的接口，越来越受到数字系统设计者的欢迎。
暖暖的时间回忆
·
2020-08-21 20:08
quartus
ii各种仿真概念与步骤
1)前仿真前仿真，即功能仿真，用专用放着工具对设计进行功能仿真，验证电路功能是否符合设计要求。通过功能仿真能即使发现设计中的错误，加快设计进度，提高设计的可靠性。2)综合后的仿真把综合生成的标准延时反标注到综合仿真模型去，可估计门延时带来的影响，但是只能估计门延时，不能估计线延时，仿真结果和部先后的实际情况还有一定的差距，并不十分准确。由于目前综合工具比较成熟，一般省去此环节的仿真。而且在Quar
kobesdu
·
2020-08-21 19:45
硬件
如何用FPGA开发板烧录程序
一.破解
quartus
这步是最重要的,因为把程序下载到FPGA板上需要用到sof文件,而sof文件是我们编译后自动生成的文件,但坑的是试用期中的
quartus
是不会生成sof文件的,当初我就是在这里纠结了无数的时间
鱼大魔王
·
2020-08-21 14:41
Quartus
II 13.0自带的Modelsim Altera 10.1d破解
做FPGA用到ModelSim仿真，
Quartus
II13.0调用发现"unabletocheckoutalicense.runthemodelsimlicensingwizardfromstart.programsmenutodignoseproblem
玄天强
·
2020-08-21 05:03
FPGA
【
Quartus
II 17.0 VWF仿真设置】
一.介绍由于
Quartus
II较高的版本取消了自带的仿真器（9.0版本仍可使用），所以必须要下载一个第三方仿真软件。此处我下载的是Modelsim软件。
默默无闻小菜鸡
·
2020-08-21 05:56
FPGA学习笔记
二级项目：数字系统设计——数字钟系统设计
摘要本项目旨在设计一个多功能数字钟系统，整个试验过程包括最初的绘制电路图、在
quartus
II上面仿真、下载到DE2板上面运行以及最后编写汇编程序实现数字钟功能。
ryanho2008
·
2020-08-21 02:59
技术文章
quartus
新建工程时，top_level entity需要和顶层模块名保持一致
quartus
新建工程时，top_levelentity需要和顶层模块名保持一致。不然会报错。
joris30
·
2020-08-21 00:24
硬件相关
quartus
软件使用—error:top-level design entity “xxx” is undefined
quartus
—error:top-leveldesignentity“xxx”isundefined就我目前所知，有两种原因：1、顶层模块的module名没有和工程名同名解决方法：assignments—settings
一桔子
·
2020-08-21 00:17
FPGA随笔
Error: Top-level design entity "counter" is undefined Error:
Quartus
II Analysis & Synthesis was un
（
Quartus
II）Error:Top-leveldesignentity"counter"isundefinedError:Top-leveldesignentity"counter"isundefinedError
唐唐的世界
·
2020-08-20 22:42
物联网
Quartus
18.1 前仿真全过程（Modelsim、VWF）
前言相关介绍由于
Quartus
软件在9.0版本之后取消了自带的仿真器，因此使用
Quartus
软件需要使用第三方软件进行仿真验证。文中选用的是Modelism软件。
Nyquist_nb
·
2020-08-20 22:20
关于
Quartus
II 报错的问题
CurrentlicensefiledoesnotsupporttheEP4CE6F17I8Ldevice出现这种情况不需要重新安装其他版本，只需要按着以下几部即可：1、首先要有license文件（一般通过破解器产生，这里不详述），将其放入altera\11.1\
quartus
Belvey
·
2020-08-20 22:57
QuartusII
安装
上一页
11
12
13
14
15
16
17
18
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他