E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Quartus软件安装问题
win10下安装
quartus
ii15.0+ModelSim10.4
quartus
ii15.0的安装按照以下的链接说明进行安装基本上没有问题，需要注意的一点就是在license.dat文件里添加NICID只需要第一个就可以啦。
zzyczzyc
·
2020-08-20 21:35
编译NIOS2出现如下错误提示：make:***[**.mk] Error 1 或者 make: *** [**.elf] Error 1
我的系统是WIN7，
Quartus
II和NIOS2的版本都是10.0，按照特权同学的《特权和你一起学NIOS2--第三章流程实践案例——手把手第一个工程》操作，前面都很顺利，后来在Eclipse里建好了软件工程之后
程序猿Boris
·
2020-08-20 09:32
QUARTUS
计算机组成原理实验
(提交电子版：实验报告文档+项目工程文档)：重要要求：仿真程序输出中要包含自己的学号设计一个计算机系统：CPU＋on_chip_ram＋JTAGUART+“hello_world_small”1.进入
quartus
II
weixin_34054866
·
2020-08-20 08:07
QUARTUS
工具analysis&synthesis fitter assembler timequest timing analysis eda netlist writer的作用
一、分析综合Doyourecognizethatfeelingwhenyouthinkyouknewsomething,untilsomebodyasksyoutoexplainit?Well,thatwaswhathappenedtomewhenItriedtoexplainwhat“AnalysisandElaboration”is.IuseditinFPGAtoolsmanytimes,an
奔跑的技工z
·
2020-08-20 02:57
FPGA
quartus
Quartus
II工程文件的后缀含义
本文为网络整理，大部分内容来自网络。FileTypeExtensionAHDLIncludeFile.incATOMNetlistFile.atmBlockDesignFile.bdfBlockSymbolFile.bsfBSDLfile.bsdChainDescriptionFile.cdfComma-SeparatedValueFile.csvComponentDeclarationFile.
weixin_30516243
·
2020-08-20 01:49
Quartus
编译出现的问题总结
1、警告如下：Warning(10240):VerilogHDLAlwaysConstructwarningatspi_wr.v(108):inferringlatch(es)forvariable"csn",whichholdsitspreviousvalueinoneormorepathsthroughthealwaysconstruct……原先的警告说明，你没有在所有状态赋值，在这些状态将保
freedomff
·
2020-08-20 01:32
FPGA基础
Quartus
ii中使用testbench文件
Quartus
ii版本是13.01，原工程文件名为ex，
Quartus
要求最顶层.v文件名要与工程名相同，因此顶层.v文件名为ex.v====Step1====Processing->Start->StartTestbenchTemplateWriter
iteye_4185
·
2020-08-20 00:01
quartus
增量编译 时序综合优化影响原模块时序解决方法
参考文献：https://blog.csdn.net/moxu0915/article/details/79264161若要进行增量编译，1将要固化的模块在design_partition_window约束为post_fit,即模块未变时不重新布线2在logiclock_region_window中creat_new_logiclock（不清楚需要多大区域时可以先完整编译一版，然后右键对应模块，l
gaoxcv
·
2020-08-20 00:09
Quartus
II编译与仿真之warning大解析
在
Quartus
II下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自己知道和了解的一些关于警告的问题都说出来讨论一下
diaoxiong9845
·
2020-08-20 00:43
Linux 下玩转
Quartus
II，脚本控制编译过程
Quartus
II支持Tcl脚本,所以脚本手册必须得熟悉.
Quartus
IIScriptingReferenceManual：http://www.altera.com/literature/manual
da895
·
2020-08-20 00:32
技术人生
脚本
linux
scripting
reference
tcl
图形
quartus
II 13.1编译通过，仿真报错
#**Error:Waveform33.vwf.vt(62):near",":syntaxerror,unexpected','#**Error:C:/altera/13.1/modelsim_ase/win32aloem/vlogfailed.#ExecutingONERRORcommandatmacro./baoshi.doline4Error.这个错误的导致的原因是这一段程序entityba
bigmagic123
·
2020-08-19 23:53
FPGA
quartus
的操作和仿真
File----new----new
quartus
Ⅱproject。
可欣の扣得儿
·
2020-08-19 23:15
Verilog
quartus
中测试文件的写法及用法_笔记
1.VerilogHDL设计不用而仿真时用的语法initialtask/functionfor/while/repeat/foreverinteger内部不能有三态0case/casexforce/wait/fork#x2.关于例化如下为一个简单的比较器模块modulecompare(a,b,equal);inputa,b;outputequal;regequal;always@(aorb)if(
文艺工科狗
·
2020-08-19 23:14
FPGA
EDA工具编译过程及测试文件的添加（
quartus
II）
编译过程：compiledesign:1.analysisandsynthesis:对设计文本进行分析综合2.placeandroute:对设计进行布局布线3.generateprogrammingfiles:生成汇编文件4.timequesttiminganalysis:进行时序分析5.edanetlistwriter:生成下载到eda中的网表文件6.programdevice:下载网表文件到设
火玉
·
2020-08-19 23:49
日记类
DE2-115创建Web Server详细步骤（
Quartus
13.1）
这里综合了Altera提供的各种文献和实例，在最新的
Quartus
13.1构建。
蜗牛爬珠峰
·
2020-08-18 22:30
Quartus
II常见错误(转)
1.Foundclock-sensitivechangeduringactiveclockedgeattimeonregister""原因：vectorsourcefile中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。措施：编辑vectorsourcefile2.VerilogHDLassignmentwar
luuxc
·
2020-08-18 21:49
quartus
使用技巧[设置上拉、生成网表等]
使用版本:
quartus
primestandard17.1（win10建议装15.0版本以上的，因为低版本的NIOS使用会有bug）（1）查看RTLview(可以查看综合后的视图，可以帮助
weixin_34292924
·
2020-08-18 17:47
Altera FPGA管脚弱上拉电阻详细设置方法
Quartus
II软件中在AssignmentEditor中可以设置。
weixin_34247032
·
2020-08-18 17:40
嵌入式
Quartus
II 中管脚上拉电阻（弱上拉）的设置方法
Quartus
II中管脚上拉电阻（弱上拉）的设置方法转载▼今天终于知道了怎么设置FPGACPLD管脚的上电初始状态，困扰了好久的问题终于解决了，记录下来。
jenney_
·
2020-08-18 16:58
FPGA
Quartus
的使用
Quartus
的使用
Quartus
配置创建工程文件夹配置引脚下载
Quartus
配置下载器驱动安装将开发板与下载器，电脑正确连接，并连接电源线将开发板上电。
oasis1500
·
2020-08-18 16:11
FPGA学习
Quartus
11中，设置未用到的空引脚为高阻态，防止上电即输出高电平或低电平
一。关于未用到引脚未用到的含义是，该引脚/管脚没有分配任何功能，即未被使用（unused）。为了防止系统上电后，未用到管脚电平为GND或VCC，造成系统混乱，请务必将为用到管脚设置为输入高阻态。设置方法如下：菜单assignment->device->deviceandpinoptions..里面设置。将unusedpins项目中的状态更改为asinputtri-stated即可这里面还有别的状态
dghdcxt5336
·
2020-08-18 13:25
XILINX VIVADO器件分配管脚：LVDS差分电平信号如何分配管脚？
引用：https://www.cnblogs.com/YangGuangPu/p/11478487.html最近在把
Quartus
Prime15.1的工程移植到Vivado2019.1，需要改变的地方还是很多的
yundanfengqing_nuc
·
2020-08-18 10:16
nios2 ucos lwip enc28j60
环境：
quartus
11.0sp1,NIOSII11.0IDEsp1(win7)fpga开发板采用的是黑金开发板cyclone四代nios2eds自带ucosv286lwip1.4.1硬件部分：ucos
yoeksome
·
2020-08-18 07:13
fpga
Linux-ubuntu
软件安装问题
与synergy配置
转载请声明地址四元君引言接上文我们安装好了Ubuntu系统，详情请见Linux-ubuntu安装与踩坑指南我们这一次写一下安装软件时出现的问题，以及自己使用的一个共享屏幕的软件synergy。安装软件基本上就以下几种方法：命令行apt。基本上软件都能装下来sudoapt-getinstallname网站直接下载这个其实也很靠谱，我们直接在网站上下载deb文件，然后用命令行安装也好，用软件安装的这个
四元君
·
2020-08-18 05:58
操作系统
Quartus
II 中IP Core LPM_DIVIDE的使用
之前一直在做硬件HoG特征算子的实现，在调中间的一个Bug的时候发现了IPCoreLPM_DIVIDE的一些被忽略的细节。 把这个IPCore当成一个简单的除法器去做，导致硬件计算结果和MATLAB仿真结果不一样。大家都知道对于硬件而言，26/10=2，这个肯定没问题，但是(-26)/(-10)呢，是等于多少呢。如果我们用MATLAB仿真的话，就是2.6，再向下取整，变成2。 但是要注意到
正义的龍7
·
2020-08-17 23:41
VHDL
实验任务1 定点加法实验
可以使用modelsim或是
quartus
的波形仿真或是signalTAP计数器1字长3比特，无符号数制，
loujiong
·
2020-08-17 23:40
SWJTU计算机组成实验C-实验七 指令存储器与取指令部件的设计
使用软件：
Quartus
II9.0sp2先完成分频，数码管扫描以及PC寄存器的设计。分频模块：Libraryieee;useieee.std_logic_1164.all;useieee.s
Uranuslight
·
2020-08-17 20:10
计算机组成实验
VHDL
quartus
II综合报错（Error (10028): Can't resolve multiple constant drivers for net "txd_cnt[3]"）
出现这个错误的原因在于，在不同的always逻辑块中，对同一个reg变量进行了赋值。在多个alwasy逻辑块同时并行工作的时候，会出现冲突。解决的办法就是，对于一个变量，只在一个always块中，进行赋值。例如我的代码中，分别有2个always块，内部分别对同一个变量进行的赋值smp_cnt,txd_cnt,txd_state;在另外一个always中同样赋值在不同的always中对同一个变量赋值
15点43分
·
2020-08-17 15:11
FPGA的Verilog
modelsim
10.1c
Verilog
[文档]. 艾米电子 - 参数与常量，Verilog
对读者的假设已经掌握：可编程逻辑基础VerilogHDL基础使用Verilog设计的
Quartus
II入门指南使用Verilog设计的ModelSIm入门指南内容1常量HDL代码经常在表达式和数组的边界使用常量
weixin_34377919
·
2020-08-16 21:02
verilog 有符号数运算
（2）那么Verilog中编程的时候对编程人员来说，其实想不到现在的编译器(
Quartus
II9.1和ISE10.1没有问题，更高的版本应该更加可以了)都支持verilog有符号运算的综合了。
weixin_34250709
·
2020-08-16 21:49
Quartus
II命令行操作--如何建立可移植的工程
使用Altera公司PLD器件的朋友对
Quartus
II的GUI界面操作已经很熟悉了，对于这个集成开发环境的强大功能也有了体会。
realduke2000
·
2020-08-16 20:18
用verilog写一个最简单的CPU
//最简单计算机核设计2009-4-29(可下载到开发板验证）//可以用
Quartus
II编译下载//解释权姜咏江Email:
[email protected]
,//参考书:姜咏江.PMC计算机设计与应用.清华大学出版社
jjpmc
·
2020-08-16 19:43
CPU设计
CPU设计
在使用ALTFP浮点运算IP核仿真时得到的一些经验教训
首先生成IP核，我使用的是
quartus
17.1，选择器件是cycloneIV，目前没有什么现象表明这个的选择会对仿真造成影响，在IP
TP切假腿，一级冲泉水
·
2020-08-16 14:09
基于FPGA的SPI接口讲解——flash M25P128为例（2）
flash_write测试模块的代码其他模块的代码实验结果结束语M25P128PP操作的注意点我们本次实验的内容是，对flash写一个字节的数据：所用到的软硬件环境为：硬件：锆石A4plus开发板软件：
quartus
II13.1
朽月
·
2020-08-16 04:22
FPGA
基于FPGA的SPI接口讲解——flash M25P128为例（1）
技术手册信息时序图的设计flashearse模块的代码设计flashearse模块的测试代码其余模块的代码实验结果结束语M25P128芯片结构介绍本次实验所使用的软硬件环境如下：硬件：锆石A4plus开发板软件：
quartus
II13.1
朽月
·
2020-08-16 04:22
FPGA
modelsim仿真fifo和rom时候，输出出现高阻
仿真环境：Modelsim10.1a仿真内容：由
quartus
II生成的fifo和rom，并进行测试。出现问题：仿真fifo和rom时候，输出出现高阻问题原因：altera的自带模型需要支持库文件。
zd_2010
·
2020-08-16 04:40
技术文摘
代码设计
硬件设计
FPGA第一个实验----流水灯
Quartus
II软件安装就安了小半天，万幸破解成功了。
小师兄1995
·
2020-08-16 03:37
FPGA学习
FPGA+DAC实现DDS信号发生
二、生成.mif文件，用来初始化ROM1、生成.mif的方法：
Quartus
自带的工具（File--New--MemoryInitializationFile），或者其他波形生成
向阳花木木
·
2020-08-16 03:26
FPGA设计
Altera Qsys使用心得
Altera公司在
Quartus
II11.0之后推出了Qsys集成开发工具从开始流程上看，与之前的SOPCbuilder没有太大的区别，但是在实际开发中有很多的不同点，Qsys取代SOPCbuilder
weixin_34233679
·
2020-08-16 03:41
quartus
qsys sdram IP 使用
还在为
quartus
自带的IPcatlog中搜不到sdramIP而烦恼吗？那么请接着看。虽然在普通的IP和生成界面没有sdramip，但是在qsys界面是有的，这说明了什么。。
weixin_33860553
·
2020-08-16 02:53
Quartus
II 中 Verilog 常见警告/错误汇总
Verilog常见错误汇总1.Foundclock-sensitivechangeduringactiveclockedgeattimeonregister""原因:vectorsourcefile中时钟敏感信号(如:数据,允许端,清零,同步加载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后果为导致结果不正确.措施:编辑vectorsourcefile2.VerilogHDL
weixin_30627341
·
2020-08-16 02:20
FPGA实现基于ROM的正弦波发生器
软件环境：
Quartus
II11.0操作系统：win7芯片型号：CycloneIIEP2C5Q208C81.总体框图：1.波形数据第一步，是获得含有正弦波的数据的ROM初始化文件.mif，方法见《如何生成
sdvch
·
2020-08-16 01:26
FPGA
Quartus
推荐的时序优化方式
Whenaddingregisterstagestopipelinecontrolsignals,turnofftheAutoShiftRegisterReplacementoption(Assignments>Settings>CompilerSettings>AdvancedSettings(Synthesis))fortheseregisters.Bydefault,chainsofregi
Ambitio-Roc.
·
2020-08-16 01:31
时钟与时序
FPGA学习altera 系列 第二十篇 呼吸灯设计
此学习心得是本人之前所写，所用设计软件为
Quartus
II13.1，现
Quartus
II新版本已更新到19+，以下仅供初学者学习参考。后续会更新其他系列，敬请关注。话不多说，上货。
FPGA技术江湖
·
2020-08-16 00:50
FPGA学习系列
Error (176310): Can't place multiple pins assigned to pin location Pin_F16 (IOPAD_X41_Y19_N14)关于nCEO
nCEO可复用引脚在
Quartus
编译的过程中出现如下错误Info(176311):Pinvga_rgb[6]isassignedtopinlocationPin_F16(IOPAD_X41_Y19_N14
anranruomeng
·
2020-08-16 00:19
FPGA
编程
quartus
——基于FPGA的LED呼吸灯设计（VHDL语言）
题目针对ETP-MB-1开发板，采用VHDL语言，设计合适的数字逻辑系统，实现4路LED灯控制，LED亮度从0~100%变化，各LED灯组合产生呼吸灯效果，每位灯按照1s周期线性亮起，按照2s周期线性熄灭，4位灯之间相位相差90度。分析此实验要做的是4路呼吸灯，在此基础上增加的条件有亮起与熄灭时间比例为1:2以及4路灯之间相位差为90度。考虑到仿真时间的问题，实验时LED灯熄灭的时间为20ms，亮
一桔子
·
2020-08-15 23:53
FPGA随笔
使用ModelSim进行时序仿真
这里我们以EDA工具为ALTERA的
Quartus
II9.0为例，使用VerilogDHL，讲解如何使用
Quartus
II9.0生成ModelSim6.2b时序仿真所需的.vo及.sdo文件
jackinzhou
·
2020-08-15 23:04
ModelSim
异步FIFO（一）
本次设计，通过调用
quartus
ii自带的ip核（具体的ip调用生成在上篇文章已有说明，不会的可以回顾一下）。写时钟采用系统主时钟，运用pll_ip
隔壁老余
·
2020-08-15 23:29
FPGA设计开发
微程序控制型简单CPU模型Verilog HDL实现
数据传输指令、输入输出指令、转移指令；并且具有中断和原码一位乘法功能使用VerilogHDL在MaxPlus2上实现CPU模型的仿真注：我是在MaxPlus2上实现的，由于MaxPlus2太古老了，推荐大家使用
Quartus
一枚小蔡鸡
·
2020-08-15 22:35
本科小编程
Matlab把图片数据/波形数据生成.mif文件
创建.mif文件可分为以下几个流程：1.先利用
Quartus
II创建一个.mif文件，例如myrom.mif；2.Matlab创建一个.txt文件，写入相应的地址和数据；3.复制.txt中的地址数据到myro
不会焊电路
·
2020-08-15 22:42
Matlab
FPGA
ROM
二值图
上一页
12
13
14
15
16
17
18
19
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他