E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Quartus软件安装问题
Quartus
波形仿真教程
下面我以一个模为60的BCD码加法计数器为例来讲解此教程。先贴上代码：modulebcd60counter(clk,switch,count);inputclk,switch;output[7:0]count;reg[7:0]count=8'b0;always@(posedgeclk)beginif(switch)begincount=count+8'b1;//若低四位向高四位进位if(count
Imxsai
·
2020-08-07 22:54
【FPGA学习笔记】SignalTap II软件的使用
一、SignalTapII软件简介SignalTapII是第二代系统级调试工具，它集成在Altera公司提供的FPGA开发工具
Quartus
II软件中，可以捕获和显示实时信号，是一款功能强大且极具实用性的
米多奇米饼
·
2020-08-07 22:36
FPGA
FPGA关于
Quartus
Ⅱ基本操作（一）
FPGA关于
Quartus
Ⅱ9.0基本操作（一）在学习FPGA时，我们通常会用到
Quartus
Ⅱ软件进行仿真，下面是一些初用
Quartus
Ⅱ时应该注意的问题和使用软件时的一些流程。
木易人
·
2020-08-07 21:15
QuartusⅡ
FPGA
【EDA实验】实验1：拼接4-16译码器
【EDA实验】实验1：拼接4-16译码器一、实验内容1.用2片3-8译码器拼接成4-16译码器2.仿真验证电路的正确性3.注意观察输出信号的毛刺（竞争冒险）二、实验步骤1.使用
Quartus
，新建一个项目
lplpbest
·
2020-08-07 21:43
FPGA学习笔记（1）
quartus
和vivado的使用可以看https://zhuanlan.zhihu.com/p/47708264一、简单流水灯波形图：2、带分频模块的流水灯/*****
江之以离
·
2020-08-07 21:34
FPGA
利用74LS161计数器芯片分别实现模12，模20的计数器，并在
Quartus
Ⅱ上进行仿真
一.74LS161芯片基本功能介绍74LS161就是一颗用来实现带置位功能的4比特16进制计数芯片。下图是74161芯片的相关信息。结合下图我们可以看出：TC为进位输出端，TC=Q0,Q1,Q2,Q3,CET相与，即只有在CET为1，且计数状态为1111时，TC才为高，并产生进位信号。CP为计数脉冲输入端，上升沿有效。MR为异步清0端，低电平有效，只要MR=0，就有Q0,Q1,Q2,Q3为0，与C
·如烟·
·
2020-08-07 21:18
EDA 电子设计自动化VHDL系列课程4 – 编码译码器
EDA电子设计自动化VHDL系列课程4–编码译码器本EDA系列介绍的系统环境是：软件：VHDL编程语言；工具：
Quartus
13.0FPGA芯片是：CycloneIII：EP3C10E144C8电路板细节在
zoro601
·
2020-08-07 20:08
HDL
信号处理
FPGA
使用
Quartus
II进行FPGA实验之Numbers and Displays
这是一个设计组合电路的练习，可以显示二十转换器和二进制编码的十进制（BCD）加法。part5：2位BCD数加法器设计一个BCD加法器即是将加法器和显示电路结合起来。显示电路比较简单，只需要输入一个bcd数，我们就可以在数码管上显示这个bcd数，用简单的case语句即可实现：moduledecoder(input[3:0]in2,outputreg[6:0]display);always@(*)be
早睡身体好~
·
2020-08-07 20:30
FPGA实验
FPGA约束设置
目前主流的FPGA厂家有Xilinx和Altera，不同厂家的FPGA使用的软件不一样，约束设置也不同，目前，altera的
Quartus
II软件已经能够支持Synposys的TCL语法格式的约束，其约束设置的命令与语法与
weixin_33794672
·
2020-08-07 20:33
FPGA里的RAM使用
我们知道，RAM是用来在程序运行中存放随机变量的数据空间，使用时可以利用
Quartus
II的LPM功能实现RAM的定制。
Jimbo_Zhang
·
2020-08-07 18:31
FPGA
FPGA DESIGN —— IO BANK VIEW
FPGAType:CycloneV-5CEFA7F27C6Software:
Quartus
II13.0sp1Steps目前为前期评估阶段，需要对I/O的资源按照不同的BANK处理，针对一些I/O的特殊功能
ShareWow丶
·
2020-08-07 18:40
FPGA设计从硬件到软件
verilog编码器及七段译码器设计及仿真
题目要求：设计一个10输入编码器和一个七段译码器，要求使输入值在译码器显示所需仪器：步骤代码实验图所需仪器：软件：modelsim、
quartus
。硬件：实验箱。
积极向上热爱学习
·
2020-08-07 17:04
数字设计
计算机组成原理实验1运算器组成实验
三、实验环境硬件资源：PC机或笔记本电脑，康芯实验箱；软件资源：
Quartus
17.1设计平台。四、实验原理算术逻辑单元ALU的数据通路参考图1.1所示。图1.1CPU
sticker_start_tag
·
2020-08-07 17:50
计算机组成原理
FPGA入门-----1.
Quartus
的使用
Quartus
的使用前言：自从大学点了第一个流水灯的时候，就开始热爱技术，在技术协会呆了四年，学过很多东西，也应用单片机做过很多比赛，电赛、挑战杯，物联网等等等，也拿过一些奖项国奖到校奖都有。
xp学技术
·
2020-08-07 16:27
计组实验一 - 8位可控的二进制补码加减法器
实验说明：1.使用
quartus
II9.0完成8位可控的二进制补码加减法器2.使用VHDL语言编写代码3.学会模块化编程处理实验步骤一.先实现一位全加器libraryieee;useieee.std_logic
种子选手
·
2020-08-07 16:12
计算机组成原理
第三节 FPGA驱动数码管
因为
quartus
自带的编辑器非常垃圾，所以我进行配置了关联Notepad++。配置细节too
撸猫大虾
·
2020-08-07 16:03
FPGA学习
8位数码管显示频率计设计（FPGA）
测定信号的频率必须有一个脉宽为1秒的输入信号脉冲计数允许的信号；1秒计数结束后，计数值被锁入锁存器，计数器清零，为下一测频计数周期作好准备二、设备及软件环境：软件需求：
Quartus
硬件需求：微型计算机设计思路
乔柠柠柠
·
2020-08-07 16:41
verilog
FPGA
【EDA实验】实验1：拼接4-16译码器
【EDA实验】实验1：拼接-16译码器一、实验内容1.用2片3-8译码器拼接成4-16译码器2.仿真验证电路的正确性3.注意观察输出信号的毛刺（竞争冒险）二、实验步骤本实验由
Quartus
软件来实现，过程如下
mjsumj
·
2020-08-07 15:00
【EDA】实验3：利用74161计数器芯片设计M=20的计数器
【EDA】实验3：利用74161计数器芯片设计M=20的计数器一.实验内容二.实验步骤1.元件的连接2.仿真三.实验结果一.实验内容1.利用74161计数器芯片设计一个M=20的计数器2.利用
Quartus
lilei4136619
·
2020-08-07 15:12
个人学习
【EDA】实验2：利用74161计数器芯片设计M=12的计数器
【EDA】实验2：利用74161计数器芯片设计M=12的计数器一.实验内容二.实验步骤1.元件的连接2.仿真三.实验结果一.实验内容1.利用74161计数器芯片设计一个M=12的计数器2.利用
Quartus
lilei4136619
·
2020-08-07 15:12
个人学习
用
Quartus
II实现半加器、全加器、2-4译码器、BCD码加法器、计数器、交通灯
6、交通灯实现代码modulelight(clk,set,chan,light,out);inputclk,set,chan;outputreg[1:0]light;outputreg[3:0]out;always@(posedgeclkorposedgechanorposedgeset)if(set==1)beginout=0;light=01;endelseif(chan==1)beginif
aai14236
·
2020-08-07 12:10
常用IP核-FIFO
以intel-altera
quartus
为例1.IP核例化呼出IP窗口：找到FIFOIP设置路径和文件名，然后点击ok建议所有ip放在项目目录下的某个固定位置，并为每个ip建个文件夹ip的*.v文件名应当能够表明
Shiguang.cc
·
2020-08-07 12:01
使用
Quartus
II9.0实现用2片3-8 译码器拼接成4-16 译码器
用2片3-8译码器拼接成4-16译码器首先我们知道74138仅有3个地址输入端A2,A1,A0。如果相对4位二进制代码译码，只能利用一个附加控制端（S1,S’2,S’3当中的一个）作为第四个地址输入端，上图给出了解决方案。我们先建立一个project，然后新建一个BlockDiagram文件双击BDF空白处，添加组件符号。如图所示然后编译一次，新建一个vwf，矢量波形仿真文件,双击name下空白处
Python_banana
·
2020-08-07 12:36
Verilog代码设计入门-输入信号IN进行上跳沿捕获的电路
Verilog代码设计入门-输入信号IN进行上跳沿捕获的电路软件：
Quartus
9.1代码如下：————————————————————————————————//moduletop,边沿捕获器代码，moduletop
NueyLi
·
2020-08-07 11:21
quartus
FPGA入门学习第四天（数码管静态显示）
学习目的学会数码管的显示原理学习内容让数码管显示一个固定的数字0（静态显示）实验平台小精灵开发板
Quartus
II11.0Modelsim10.1aDebussy数码管显示原理分析数码管是由多个LED发光二极管组成的一个
Moon_3181961725
·
2020-08-07 11:03
FPGA学习日记
FPGA入门学习第五天（数码管动态扫描）
学习目的掌控用Verilog写一个定时触发的功能掌控数码管的动态扫描原理学习内容让6位数码管显示“123456”（动态扫描）实验平台小精灵开发板
Quartus
II11.0原理分析我们上一讲讲了数码管的静态显示
Moon_3181961725
·
2020-08-07 11:03
FPGA学习日记
用
Quartus
仿真计数器模块：
一：部分主体操作步骤：（省略顶层BDF文件及virlog文件过程及生成元件）1.观察计数器内部原理：2.创建vwf文件，添加nodefinder并仿真，观察波形和毛刺。3.使用signaltap文件进行验证。二.0—9计数器中重点问题理解：（1）在①②，③④之间出现毛刺，因为OUT是几个子状态out[0][1][2][3]分别情况的组合，在输入端存在竞争，在输出端出现毛刺，即“冒险”。（2）因为实
EyreG97
·
2020-08-07 11:10
原创
用电路块图仿真验证74138译码器流程
假设……之前已经完成了
Quartus
Ⅱ的安装和破解，如果没有完成……博主推荐一个安装教程的网址：http://blog.chinaaet.com/crazybingo/p/98781.新建工程（1）在磁盘中新建一个文件夹
EyreG97
·
2020-08-07 11:10
原创
利用74LS138实现4-16译码器，并在
Quartus
Ⅱ上进行仿真
一.74LS138芯片基本功能介绍在数字集成电路的早期时代，对于一些常用的小型逻辑，比如3-8译码器会被集成进一颗芯片，例如74138芯片就是一颗实现3-8译码器的常用组合逻辑芯片。下图分别是74138芯片的管脚定义、真值表以及内部逻辑结构二.利用74LS138实现4-16译码器设计要求：·用2片3-8译码器拼接成4-16译码器·仿真验证电路的正确性·注意观察输出信号的毛刺（竞争冒险）设计思路：如
·如烟·
·
2020-08-07 11:05
用两片74138译码器拼接成4-16译码器
要求：1.用2片3-8译码器拼接成4-16译码器2.仿真验证电路的正确性3.注意观察输出信号的毛刺（竞争冒险）步骤：1.打开
Quartus
II9.1，新建项目，点击“NewProjectWizard”；
真正的大咸鱼
·
2020-08-07 10:46
FPGA
FPGA学习笔记1——
Quartus
Ⅱ软件使用
FPGA学习笔记1——
Quartus
Ⅱ软件使用个人声明软件使用新建工程新建工程文件生成固化程序——.jic文件个人声明FPGA初学者，从零开始，博客为个人学习笔记，从其他学习视频中摘录并以文字方式记录，
菜的睡不着觉丶
·
2020-08-07 10:35
【EDA】实验1：拼接4-16译码器
实验内容二.实验步骤1.创建新项目2.为项目添加文件3.仿真三.实验结果一.实验内容1.用两片74138译码器拼接成4-16译码器2.验证仿真电路的正确性3.注意观察输出信号的毛刺二.实验步骤本次实验采用
Quartus
lilei4136619
·
2020-08-07 10:17
个人学习
74138译码器拼接4-16译码器
第一次进行博客的编写，任务是在
quartus
9.0中进行4-16译码器的拼接，所需要的材料便是两个3-8译码器和一些其他的小零件。通过对数字电路的知识的学习，我们是可以完成这个任务的。
coky_ms
·
2020-08-07 10:28
FPGA
拼接4-16译码器
步骤：1.打开
Quartus
II9.0，点击“NewP
bimbamboun
·
2020-08-07 10:50
用
Quartus
实现2-4线，3-8线，4-16线译码器及控制七段数码管
基本步骤1.创建工程和文件（顶层BDF，还有一个virlogHDL文件）牢记工程名与顶层文件名相同，不然会出现can’tfinddesignentitle，从而编译时出现错误。2．创建元件：（1）在新工程中创建两个新文件，在File/saveas更改文件名和文件地址，在virlogHDL文件中输入代码如下，此代码中包含一个2-4线译码器。（2）.在左侧任务导航（projectnavigator）中
EyreG97
·
2020-08-07 10:09
原创
FPGA Verilog 串口无限多字节收发+流水灯程序+ModelSim仿真
工作环境(蓝色粗体字为特别注意内容)1，软件环境：Windows7、
Quartus
II、ModelSimSE、串口调试助手2，硬件环境：开发板:EP2C5T144C8N核心板、USBBlaster下载器发现网上的
pang9998
·
2020-08-05 13:47
Modelsim中添加针对VHDL仿真的altera库
2、将库的源文件复制到刚建立好的src文件夹：库的源文件在
quartus
安装目录里如我的为：C:\altera\13.1\
quartus
\eda\sim_lib一般只需要复制常用的几个库就可以了，如：220model.v
ISimle
·
2020-08-05 03:49
FPGA使用Delta-sigma（ΔΣ）ADC实现PDM音频输出
quartus
目录内包含SDcard.wav播放示例。FPGA实现音频输出的方式有：使用I2SDAC芯片。直接通过引脚输出PWM（脉冲宽度调制）信号。直接通过引脚输出PDM（脉冲密度调制）信号。
helrori
·
2020-08-04 22:46
计组实验：使用
Quartus
II的基本步骤
暂时还没记住步骤，老是要翻指南太麻烦了，写个BLOG过一下步骤方便之后忘了看吧(●’◡’●)写代码编译：先创建一个工程~注意每个工程要对应新建一个文件夹然后New那里NEW个VHDL文件来写对应代码，Save到工程文件夹里，然后就可以开始编译了。P.S.VHDL文件名必须是实体名（即代码中的Entity名字）在Assignments选择device选择芯片在Assignments选择pins分配管
Poki喵
·
2020-08-04 21:52
计组
FIFO学习
2、FIFO引脚介绍FIFO引脚图
quartus
ii生成的FIFO各引脚定义如下：wrclk:写时钟信号rdclk:读时钟信号wrreq:写信号rdreq:读信号data[
森林也是会反抗的
·
2020-08-04 18:58
fifo-java
Quartus
II使用Testbench方法
https://www.cnblogs.com/yuesheng/archive/2011/06/25/2090385.html题外话：给学妹讲解Modelsim的时候，老是提示designunitnotfound，纠结了一个小时。后来才恍然大悟，modelsim不支持图形模式仿真，必须converttoHDLfile才行。其实3年前自己就犯过这个错误，老是记不住啊。1、建立好工程，编译无错。2、
Jessica_2017
·
2020-08-04 18:11
Quartus
II
Quartus
II Simulation Waveform Editor 中文教程
https://my.oschina.net/u/3445041/blog/1098896软件版本：
Quartus
II15.0.0程序代码：`timescale1ns/1nsmoduledecoder2x4
Jessica_2017
·
2020-08-04 18:11
Quartus
II
Quartus
系列：
Quartus
II 原理图调用ModelSim进行仿真
http://www.mamicode.com/info-detail-2290764.html1.新建一个工程,创建一个原理图文件,并在其中进行原理图电路绘制,本例以一个2输入与门为例,如下图所示:绘制好电路图后,保存绘制好的电路至新建的工程,如下图所示:因为原理图文件ModelSim等第三方仿真器并不识别,所以需要将其输出为Veilog或者VHDL文件,操作如下:点击当前选项后弹出如下对话框,
Jessica_2017
·
2020-08-04 18:11
Quartus
II
通过JTAG配置EPCS64芯片方法(将
Quartus
SOF转换JIC)
如何通过JTAG下载程序到EPCS64配置芯片中，程序掉电不消失？总的来说就是两步，一个就是把sof文件转成JIC文件，然后在jtag模式下选择jic文件即可。1.使用汇编器产生一个包含FPGA配置数据的SRAM目标文件(.sof)。2.选择转换编程文件(File->ConvertProgrammingFiles)。3.在输出编程文件下面，在编程文件类型列表中选择JTAG间接配置文件(.jic)。
Jessica_2017
·
2020-08-04 18:39
Quartus
II
Quartus
使用Pin、qsf、TCL脚本分配FPGA管脚
Quartus
II分配FPGA管脚方法1、直接配置对应操作也是我们大家最熟悉的：Assignments-->PinPlanner或者使用快捷方式：Ctral+Shift+N2、qsf文件配置全称是
Quartus
SettingsFile
北方爷们
·
2020-08-04 18:07
FPGA开发
FPGA实验
ModelSim入门及Testbench编写——合理利用仿真才是王道
现在就开始一步步入手ModelSim，并通过与
Quartus
无缝衔接实现仿真。本文使用了ModelSim10.0c+
Quartus
II10.0，其他版本基本雷同，请自行研究。看不清图的点开看大图！
oLinXi1234567
·
2020-08-04 16:41
FPGA
Arria 10上进行DDR3管脚分配
huan09900990/article/details/88920985本文介绍下DDR3的管脚分配，FPGA型号:10AX027H4F34I3SG，DDR3型号：MT41J128M16JT-125，
Quartus
IPrime18.0
Tiramisu920
·
2020-08-04 15:34
FPGA
Quartus
II 现有各版本之差异(方便选择), 以及 破解文件
参考了:http://www.cnblogs.com/crazybingo/archive/2011/07/26/2117105.html《
Quartus
II11.0套件安装指南》现有(2011.10.23
gioc
·
2020-08-04 14:46
LPM，参数化的宏功能模块库
在MAX+PLUSII和
Quartus
II中调用LPM库函数非常方便，用户既可以在图形输入法中直接调用，也可以在HDL源文件中调用
fuyun_613
·
2020-08-04 14:02
quartus
FPGA
图形
library
输入法
存储
io
FPGA入门veriloig语言
打开
quartus
新建文件然后在里面用verilog语言进行编程对于时序逻辑电路和组合逻辑电路的区别时序逻辑电路这里单指D触发器，和之前的状态和时钟沿有关组合逻辑只和当前状态有关1、moduleex_module
lucky tiger
·
2020-08-04 06:15
FPGA
上一页
14
15
16
17
18
19
20
21
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他