E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Quartus软件安装问题
Quartus
II下载程序报错，无法正常下载
2020年元旦节在家修了一天板子，终于把之前的遗漏问题解决了。如果也有小伙伴遇到这种问题，可以参考一下。现象是这样的，我批量生产100张小精灵开发板，但是发现有20张左右无法正常下载程序，电源电压都测试了没有任何问题，但是下载程序的时候会报错（ERROR:CONF_DONEpinfailedtogohighindevice1），各种怀疑，烦燥啊~~。终于在网上找到一个解决办法，就是把CS的下拉电阻
Moon_3181961725
·
2020-08-15 21:11
FPGA设计经验总结
FPGA——fifo 以及几个信号的理解
AlteraprovidesFIFOfunctionsthroughtheparameterizablesingle-clockFIFO(SCFIFO)anddual-clockFIFO(DCFIFO)megafunctions用
Quartus
II
cherry1307
·
2020-08-15 20:22
FPGA
verilog
FPGA入门学习第六天（DDS信号发生器）
实验目的利用FPGA实现信号发生器的功能，产生一定频率的正弦波信号掌握DDS原理学习生成ROMIPCORE学习仿真ROMIPCORE实验平台小精灵开发板（DA模块与开发板的J4口相接）黑金DA模块（AN108）
Quartus
II11.0
Moon_3181961725
·
2020-08-15 20:34
FPGA学习日记
NIOSII builed时出现 Type Symbol 'XXXXX' could not be resolved 的解决方案
环境是：
quartus
ii17.0，器件是CycloneVE，系统WIN764bit。问题的源头就是主工程的includespath没有正确设置。
ffdia
·
2020-08-15 07:04
NIOSII
【数字系统】基于VHDL语言设计电子时钟（
Quartus
II开发）
采用VHDL语言写程序，使用
Quartus
II进行编程，最后在睿智四代AX4010板子上进行实验验证。二、模块设计按键消抖模块、时钟分频模块、置数模块、秒分时计数模块、蜂鸣器模块、数码管输出模块。
DwD-
·
2020-08-14 21:32
专业课
Verilog——if语句的优先级问题
Quartus
综合出的RTL图认为，最高优先级的电路靠近电路的输出，输入到输出的延时较短；最低优先级的电路远离输出端，输入到输出的延时较长。
Vuko-wxh
·
2020-08-14 14:39
#
Verilog知识专题
QUARTUS
15.0和MODELSIM联合仿真
建立工程项目建立VHDL文件在左边导航栏FILES中对应看到vhd后缀的文件H:\FPGA\EDA\eda_01\halfadder.vhd；也可以开始在文本中进行编辑，也可以在本地创建记事本后写入保存后修改后缀为vhd格式，通过导航栏ADD/REMOVEFILESINPROJECT加入文件文件导入后进行编译COMPILE，如果不出现报错信息说明不存在语法错误以及文件目录创建等其他错误，出现连串报
XuliangYu_tyut
·
2020-08-14 07:47
单片机与嵌入式
FPGA
QUARTUS
教15.0安装教程
链接pan.baidu.com/s/1i2jA5i5X8Way0Qvq9jv9rg提取码]:4kf51.鼠标右击【
Quartus
II15.0】压缩包选择【解压到
Quartus
II15.0】。
XuliangYu_tyut
·
2020-08-14 07:15
单片机与嵌入式
Modelsim软件的使用
Modelsim联合仿真（自动仿真）打开
quartus
的流水灯程序选择mo
yijiancmy
·
2020-08-14 04:49
我与FPGA之
quartus
quartus
的创建并与开发版连接
quartus
的创建首先新建一个文件夹在改文件夹下新建四个文件夹（此步骤可以省略）然后双击
quartus
打开软件点击File-->NewProjectWizard点击Next
yijiancmy
·
2020-08-14 04:49
关于SPI协议中MCU与FPGA片间通信的理解（FPGA作为从机）
ModuleName:SPI_receiveEngineer:BaiFengqiangTargetDevice:EP2C8Q208C8Toolversions:
Quartus
II13.1CreateDate
DreamBFQ
·
2020-08-14 03:12
片间通信
参数化模块库(LPM)的使用
在MAX+PLUSII和
Quartus
II中调用LPM库函数非常方便，用户既可以在图形输入法中直接调用，也可以在HDL源文件中调用
formerman
·
2020-08-14 03:20
FPGA/CPLD
Hello
Quartus
, Hello ModelSim.
最近要使用
Quartus
和ModelSim了。虽说有正版的license可以使用，但是毕竟等license需要一段时间，于是迫不及待的开始和谐。。
chouqi3370
·
2020-08-14 02:06
quartus
-ModeliSm仿真教程
然而
quartus
是我用过的最奇怪的软件了，因为它的每个版本包含的功能都不相同。
Nokilala
·
2020-08-13 22:53
FPGA
modelsim仿真中 do文件的写法技巧
PS:写得有点乱还有一个值得注意的是我在看到这篇文章的时候我正在仿真一个verilog文件，文件中调用了一个ROM，但是我怎么仿真rom的输出文件都有问题，经过一个QQ好友的指点，我发现竟然是我
QUARTUS
weixin_34402090
·
2020-08-13 21:41
基于UVM的verilog验证
Introduction本例使用环境：ModelSim10.2c，UVM-1.1d，
Quartus
II13.1（64bit），器件库MAXV1.UVM介绍对UVM结构熟悉的读者可跳过本节。
weixin_30619101
·
2020-08-13 20:08
图形化开放式生信分析系统开发- 1基本需求分析及技术实现
sliverworkspace.com免费下载个人版，最新版本2.0.277363几张图片下面进入正题，以具体个人工作经历为例，分析归纳出需求：实践问题一，图形化替代命令行脚本交互实践问题二，解决迁移部署问题实践问题三，解决环境搭建、
软件安装问题
需求
Sliverworkspace.com
·
2020-08-12 00:06
FPGA学习第三课 使用计数器
学习第二课这里直接给出代码和结果首先写一下学习本课所遇到的问题（1）注意宏定义语法，后面没有分号（2）无论是代码文件还是testbench文件，module名称都必须和文件名一致，否则会报错代码文件counter_LED_flash.v/*EnvAC620
Quartus
II
ANTennaaa
·
2020-08-11 22:09
#
FPGA
fpga
安装Altera USB-Blaster驱动程序遇到的问题
按照以往的经验，这种情况一般就是驱动程序有误，重新安装一遍即可，
Quartus
软件在安装的时候就自带了USB-Blaster驱动，可直接浏览计
五月525
·
2020-08-11 19:07
问题记录
[原创].在
Quartus
II中分配管脚的两种常用方法
示范程序seg7_test.v/**seg7x8查找表测试文件*/moduleseg7_test(inputCLOCK_50,output[7:0]SEG7_DIG,output[7:0]SEG7_SEG);seg7_8_LUTu0(.i_clock(CLOCK_50),.i_turn_off(8'b1100_0000),//熄灭位[此处取第7、6位.i_dp(8'b0000_0100),//小数
weixin_34116110
·
2020-08-11 14:55
【原】
Quartus
II的管脚锁定的方法
1.不得不说我的差距是存在的，自我安慰一下，就只算是工具上的差距；2.以下归入正题：个人认为，还是通过文本的形式来锁定比较方便：-1-.txt文件锁定管脚采用的命令：to,location采用的模板形式：to,locationName1PIN_XXName2PIN_XX操作：assignment——>Importassignment将此TXT文件导入即可-2-.tcl文件锁定管脚采用的命令：set
weixin_30608503
·
2020-08-11 14:55
（原创）如何在
quartus
下做逻辑锁定（
quartus
，逻辑锁定）
摘要：当你的设计做得越来越大，性能要求越来越高的时候，你就会发现，之前跑得好好的模块，怎么突然间不行了，其实这就是约束的问题，FPGA内部的布局布线就像我们画PCB时的自动布线，如果没有规则设置，那么软件将不能保证你能达到多大的Fmax，而且当你的设计变更的时候，其它没有改动的模块也会在重新综合后受到影响。正文：有两种方法来解决发生的这种意外，一个是时序约束，另一个就是逻辑锁定。时序约束是按照你的
weixin_30372371
·
2020-08-11 14:41
quartus
ii 设计分区和逻辑锁定的使用（design partition and logiclock）
首先，得先看看
Quartus
II的编译过程是个怎么样的，要了解这个过程很简单，看看下面这张图，谁都不陌生：当我们点全编译之后，下面的几个过程就会一个一个打上勾，而我们编译的过程也就是和这个运行过程是一致的
人生路上的修行人
·
2020-08-11 13:35
quartus
ii 虚拟管脚设定
引用地址https://www.cnblogs.com/adamite/p/qii_vpin.html方法一：在
Quartus
II中Assignments->AssignmentEditor，在Category
人生路上的修行人
·
2020-08-11 13:35
在
Quartus
中使用TCL文件分配引脚
在
Quartus
中可使用TCL文件分配引脚，这种方法可重用性较好。步骤大概是，先建立并编辑TCL文件，并将其加入工程内，然后在tool->tclscript中选中相应的TCL文件，点击RUN。
sdvch
·
2020-08-11 13:48
FPGA
Quartus
2之引脚锁定和下载到机箱的实例
文章目录一、引脚锁定1.选择机箱2.引脚锁定3.编译二、下载一、引脚锁定1.选择机箱选择菜单Assignments->Device选择Devicefamily和选定与实验机箱相同的设备名。2.引脚锁定选择菜单Assignments->pins->Location根据实验电路结构图NO.0和芯片引脚对照表,查出a[5…0]，clk，q[7…0],在核心芯片EP3C40Q240C8上所对应的引脚号，进
sandalphon4869
·
2020-08-11 13:44
#
Quartus
ii 13快速绑定引脚以及编译无法找到某个引脚的解决方案
Quartus
ii13如何快速绑定引脚方法，1.新建一个.txt文件2.pin.txt文件的编辑3.导入txt到工程4.查看引脚有没有绑定上二：我在编译的时候，出现了Error(176310):Can'tplacemultiplepinsassignedtopinlocationPin_F16
文鸿开源工作室
·
2020-08-11 13:38
Quartus
II 错误
1、assign语句放在always中了；//Error(10137):VerilogHDLProceduralAssignmenterroratbcd_code.v(39):object"qout"onleft-handsideofassignmentmusthaveavariabledatatype2、·timescale用的是进制符号，应该是键盘左上角；//Error(10170):Veri
ffdia
·
2020-08-11 11:58
Quartus
II
16.0
kururu的VHDL学习笔记
所以开始学习VHDL，在这篇文章里面记录一些自己的笔记，期望对于同样的初学者有些借鉴意义~编写VHDL所需的工具：那自然很是
quartus
啦，不过除了编译和运行的软件以外，还向大家推荐一个文本编辑器sublimetext
afhfhfghsdf2015
·
2020-08-11 11:30
kururu的VHDL学习笔记
所以开始学习VHDL，在这篇文章里面记录一些自己的笔记，期望对于同样的初学者有些借鉴意义~编写VHDL所需的工具：那自然很是
quartus
啦，不过除了编译和运行的软件以外，还向大家推荐一个文本编辑器sublimetext
afhfhfghsdf2015
·
2020-08-11 11:30
FPGA 学习之路（三） FPGA的固化方法
(1)在
Quartus
II界面中选择File>ConvertProgrammingFiles，打开ConvertProgrammingFiles对话框，参照下图，从Programmingfiletype
IT小男孩
·
2020-08-11 11:06
FPGA
不同抽象级别的Verilog HDL模型
花了三天时间看完了一本verilog语法，知道一些规则，就结合FPGA实战项目（状态机、交通灯等），学习了数字电路、Verilog，熟悉语法点、看的懂部分代码，通过
quartus
II进行了仿真（功能仿真
杰之行
·
2020-08-10 21:49
VCS
verilog
verilog
Win10下VB6.0开发之VB6.0的安装
软件安装问题
1.精简版和完整版的选择VB目前较为流行的有精简版和完整版两种选择。如果你的目的只是用于课堂练习或者应付考试，那么精简版对于你来说会是个不错的选择，它更加轻量，安装方便。如果你的目的是想
陆小白很白
·
2020-08-10 19:51
VB
quartus
2 经常出现的警告
2007-07-1714:40:24在
Quartus
II下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,
zhongrg
·
2020-08-10 08:51
Quartus
14.1中Qsys创建custom component时编译出错原因
利用
Quartus
14.1中Qsys工具新建自定义组件时会产生“part-selectdirectionisoppositefromprefixindexdirection”错误，这是由于Qsys生成自定义组件的地址空间时没有考虑
weixin_30432179
·
2020-08-10 02:23
使用MegaCore-plug-in manager时对工程进行综合仿真，但是会弹出Error: Can't generate netlist output files because the fil...
Error:Can'tgeneratenetlistoutputfilesbecausethefile""isanOpenCorePlustime-limitedfile查遍了
Quartus
II的help
alexstone2014
·
2020-08-09 19:33
基于DDS思路的DTMF信号的生成
在经历了用最简单的算法用matlab仿真出DTMF信号之后，需要在
Quartus
2开发环境，在FPGA平台上面写verilog语言来生成信号。特此我参考了一些案例并且用DDS思路来理顺。
大写的ZDQ
·
2020-08-09 12:00
verilog
FPGA
nios IIcommand shell 烧录
下载hardware还好，直接在
quartus
programer里操作就行，可是software却要在niosiiIDE里操作，不是很方便。再说了，niosii
zhengdahaixiansheng
·
2020-08-09 04:38
quartus
niosII
关于
quartus
ii直接调用modelsim仿真
之前自己也遇到这类问题，然后上网找，最后也没能解决。直接进行rtl仿真会收到这样的报错信息connotlaunththemodelsim-alterasoftwarrebecauseyoudidnotspecifythepathtotheexecutablesofthemodelsim-alterasoftwarre然后如果在option---edatooloptions里面指定的是自己装的mod
zhengdahaixiansheng
·
2020-08-09 04:07
quartus
modelsim
Quartus
II工程文件的后缀含义
Quartus
II工程文件的后缀含义本文为网络整理，大部分内容来自网络。
KunKa-
·
2020-08-09 02:59
CPLD/FPGA
quartus
FPGA 学习之路：verilog学习第二天
FPGA学习之路：verilog学习第二天今天用
Quartus
II12.1的64位系统来学习，写了最简单1个与门语句，编译通过了，有点小兴奋。
weixin_43951406
·
2020-08-09 02:24
FPGA - 认识FPGA
Altera（被Intel收购），开发平台
Quartus
下图是A
weixin_33713503
·
2020-08-09 00:03
我遇到的
Quartus
II警告及原因——持续更新
1、Warning(10227):VerilogHDLPortDeclarationwarningatPRESS_MODELE.v(29):datatypedeclarationfor"iR"declarespackeddimensionsbuttheportdeclarationdeclarationdoesnot.解释：2、Warning:PLL"DE2_TV:inst1|Sdram_Cont
weixin_30387663
·
2020-08-08 23:43
VHDL语言Process
FPGA编程,VHDL语言,芯片ALTERACycloneEP1C60240C8,UP3-1C6实验板,
Quartus
II.VHDL语言中一般定义一个Entity,Entity中定义引脚之类的与其他模块交互的接口
tonywjd
·
2020-08-08 22:31
嵌入式
Verilog中always块并行测试
下面是使用
Quartus
II编写的源文件和测试文件。moduleFsm(inp
电力电子小哥
·
2020-08-08 20:20
FPGA未使用管脚配置（
Quartus
）
实验：使用FPGA开发板（ALTERA）进行LED灯实验目标：实现一个与门，两个按键任意一个按键按下，LED灯亮现象：开发板上未配置的LED微亮原因：发现其他未使用的管脚没有配置，默认配置为了弱上拉解决方案：将未使用管脚设置为三态输入Assignments->Device或双击器件->DeviceandPinOptionsUnsedPins选为Asinputtri-stated配置以后其他未使用的
itheta
·
2020-08-08 18:41
FPGA
ALTERA
Quartus
II SignalTap使用
首先说一下SignalTap和ModuleSim的区别，很显然这是两个不同的东西，SignalTap是集成于
Quartus
II的，是通过JTAG来抓取实际信号用于分析的，而ModuleSim则是独立于
Quartus
II
达则兼济天下SEU
·
2020-08-08 17:47
FPGA/DSP
fifo 以及几个信号的理解
AlteraprovidesFIFOfunctionsthroughtheparameterizablesingle-clockFIFO(SCFIFO)anddual-clockFIFO(DCFIFO)megafunctions用
Quartus
II
庆田
·
2020-08-08 16:07
FPGA
Quartus
II和Modelsim的联合仿真（详细）
使用
quartus
+modelsim联合仿真。首先推荐一篇文章http://www.cnblogs.com/emouse/archive/2012/07/08
childboi
·
2020-08-08 14:50
QUARTUSII
Modelsim10.1c
学习FPGA verilog语言笔记
第二天，继续在
Quartus
II12.1版本上学习verilog，第一个逻辑是学习二选一。还在学习如何在仿真界面演示波形。。欢迎使用Markdown编辑器你好！
weixin_43951406
·
2020-08-08 11:59
上一页
13
14
15
16
17
18
19
20
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他