Quartus

Quartus II 13.1c (64-bit)与仿真器的安装与破解

其实很多时候我们用web版就够了，不用破解，不要license，很方便，web版链接：https://pan.baidu.com/s/1OSvnko0b_TEEZvQ7EeQB6A密码：g920点击QuartusSetupWeb
the_k1·2017-09-27 13:03

Quartus II 13.0 (64-bit)安装破解教程

QuartusII13.0(64-bit)安装破解教程1、首先在网上下载相应的安装文件2、以管理员身份运行Quartus-13.0.0.156-windows下的setup，然后出现，然后选择自己创建的文件夹
少侠_请留步·2017-09-20 14:40

lvds在FPGA中的使用3- lvds_tx核与lvds_rx核的使用

我的开发环境：quartus13.1altlvds_tx/altlvds_rx核实际上是个并串/串并转换器，在使用altlvds_tx/altlvds_rx核时，一定要先在quartusii中新建工程，
lemonHe_·2017-08-22 22:33

Quartus II 12.1安装及破解

最近在使用AlteraCycone4的开发板，推荐用QuartusII12.1，于是就开始Quartus12.1的安装及破解了。
指尖热度·2017-08-21 18:32

FPGA利用FIFO做数据缓冲

今天尝试使用了QuartusⅡ15.1的FIFO的IP核。———————————————————————————————————————简单介绍一下FIFO。
216549856·2017-07-30 19:49

FPGA利用FIFO做数据缓冲

今天尝试使用了QuartusⅡ15.1的FIFO的IP核。———————————————————————————————————————简单介绍一下FIFO。
216549856·2017-07-30 19:49

FPGA时序约束中常用公式推导

在fpga工程中加入时序约束的目的：1、给quartusii提出时序要求；2、quartusii在布局布线时会尽量优先去满足给出的时序要求；3、STA静态时序分析工具根据你提出的约束去判断时序是否满足的标准
huan09900990·2017-07-25 15:11

推荐 的FPGA设计经验（1）组合逻辑优化

主要内容摘自QuartusprimeRecommendedDesignPracticesForoptimalperformance,reliability,andfastertime-to-marketwhendesigningwithAlteradevices
大雪球·2017-07-19 16:00

quartus ii怎么修改工程文件名？quartus ii工程文件名修改方法

quartusii对于FPGA、CPLD以及结构化ASIC设计是性能和效能首屈一指的设计软件，软件支持Altera名为Qsys的系统级集成工具新产品，实现了对Stratix®VFPGA系列的扩展支持，并且采用增强后的调试方案加快了电路板开发
佚名·2017-07-17 14:02

quartus怎么用？Quartus II创建工程及编译过程的使用方法

对于FPGA、CPLD以及结构化ASIC设计，quartusii是性能和效能首屈一指的设计软件。
佚名·2017-07-17 12:38

quartus怎么仿真？Quartus II调用modelsim无缝仿真详细图文教程

QuartusII是Altera公司的综合性PLD/FPGA开发软件，原理图、VHDL、VerilogHDL以及AHDL（AlteraHardware支持DescriptionLanguage）等多种设计输入形式
佚名·2017-07-17 11:22

quartus ii怎么破解？quartus ii 15安装+破解+激活详细图文教程

QuartusII15.0是Altera公司带来的专业的PLD/FPGA开发软件，该版本不仅增加了Spectra-Q引擎，针对Arria10以及未来的器件进行了优化，FPGA设计效能实现了突破。
佚名·2017-07-17 10:26

FPGA之Quartus12.1及Modelsim Altera10.1安装和破解

FPGA之Quartus13.0及ModelsimAltera10.1安装和破解安装过程基本就是下一步傻瓜式操作，主要说下破解过程。
Thunderzong·2017-07-16 14:51

如何创建产生正弦波的mif文件

产生mif文件有3种方法：1.在quartus中利用自带的mif表，这种对于简单的存储空间使用方便，但不适用于成千上万个存储空间的定义。
qaaz12322·2017-06-16 14:00

实验六 时序逻辑实验——移位寄存器功能测试及应用

2.实验设备硬件：PC机一台数字电路实验教学平台一台软件：QuartusII集成开发环境3.实验内容(1)利用74198实现串/并和并/串数据并通过LED灯显示结果；(2)利用74198实现序列检测器
Murrey_Xiao·2017-05-30 08:13

实验五 时序逻辑实验——计数器功能测试及应用

2.实验设备硬件：PC机一台数字电路实验教学平台一台软件：QuartusII集成开发环境3.实验内容(1)运用74163实现加法计数,并通过LED灯显示结果；(2)运用8count和74138实现跑马灯
Murrey_Xiao·2017-05-30 08:50

实验四 触发器功能测试及应用

2.实验设备硬件：PC机一台数字电路实验教学平台一台软件：QuartusII集成开发环境3.实验内容(1)利用8个D触发器实现数据移位;(2)利用T触发器实验现电子开关。
Murrey_Xiao·2017-05-30 08:25

实验三 组合逻辑电路应用——译码器、数据选择器

2.实验设备硬件：PC机一台数字电路实验教学平台一台软件：QuartusII集成开发环境3.实验内容(1)3-8译码器(74138)功能测试;(2)利用74151实现对输入数据进行选择。
Murrey_Xiao·2017-05-30 08:56

实验二 组合逻辑电路应用-加法器、比较器

2.实验设备硬件：PC机一台数字电路实验教学平台一台软件：QuartusII集成开发环境3.实验内容(1)运用7483实现4位以内二进制加法;(2)利用比较器(7485)实现4位二进制数的比较。
Murrey_Xiao·2017-05-22 16:08

quartus分配管脚方法

1.将DE2-115disk\DE2_115_lab_exercises\DE2_115_pin_assignments.csv用excell打开2.将内容拷贝到新建的文本文档（DE2_115_pin_assignments.txt）3.用notepad++打开DE2_115_pin_assignments4.把需要用到的管脚信息（Alt+选中区域+复制）拷贝到新建的文本文档（pin.txt）中。
清风挲·2017-05-13 11:31

Quartus II 之常见问题（一）

1.问题描述：设计16位加法器遇到的问题：Error:Can’tsynthesizecurrentdesign–Toppartitiondoesnotcontainanylogic问题分析：在程序中使用电路图为顶层文件，但是没有接上管脚，所以弹出以上错误如果使用verilog文件作为顶层文件，一般不会出现这种问题2.解决方法：1）接上管脚：右键原理图->GeneratePinsfromSymbol
鱼小布·2017-05-06 14:31

FPGA作业_阶段一

一、六进制计数器仿真题目内容如下：自行绘制的电路结构RTL设计图Quartus扫描生成的电路RTL图电路的波形仿真截图HDL代码modulecounter1(CLK,//输入时钟信号RST,//输入复位清零信号
Clara_D·2017-05-03 15:06

2017FPGA基本任务计数器仿真实验

基本任务计数器仿真实验题目来源http://blog.csdn.net/DUWT_LAB/article/details/70207490目录2017FPGA基本任务计数器仿真实验目录计数器仿真实验1内容电路结构RTL设计图Quartus
CindyWay·2017-04-28 09:40

使用verilog实现计数器

用Verilog实现计数器本实验使用了quartus和modelsim六进制简单计数器复杂计数器六进制计数器手绘版RTL图quartus自动生成的RTL图modelsim仿真波形图Markdown是一种轻量级标记语言
王林清·2017-04-22 12:29

FPGA Quartus Prime 16.1安装及破解

Quartus现在分为3个版本，分别是QuartusPrime专业版，QuartusPrime标准版，QuartusPrime精简版。
我的微信公众号·2017-04-06 21:35

FPGA Quartus Prime 16.1安装及破解

Quartus现在分为3个版本，分别是QuartusPrime专业版，QuartusPrime标准版，QuartusPrime精简版。
chenhaifeng2016·2017-04-06 21:00

quartus ii 13怎么安装？quartus ii13破解安装教程图文教程

quartusii13.0是Altera公司推出的一款综合性PLD/FPGA开发软件，软件完美支持XP、Linux以及Unix系统，相比同类软件，它拥有两个速率等级的优势，内置了强大的综合器和仿真器，可以轻松的完成整个
佚名·2017-03-31 16:40

quartus 无法识别usb blaster确实帮了我大忙

二、Quartus无法识别USB-Blaster解决办法：Step1：检查任务管理器是否出现jtagserver.exe，如果没有，则：右键我的电脑->管理->服务和应用程序->服务->A
brank_z·2017-03-22 10:06

一位资深工程师FPGA设计经验精华，吸收后你也能强大！

后来读研究生，工作陆陆续续也用过QuartusII，Foundation，ISE，Libero，并且学习了verilogHDL语言，学习的过程中也慢
usb_abc·2017-03-09 22:52

FPGA学习（第1节）-Quartus II 12.1创建FPGA-DEMO项目（LED流水灯）

一：创建项目1.启动Quartus12.1开发环境，选择菜单File->NewProjectWizerd2.选择Next。
【星星之火】·2017-03-09 20:44

chsh: PAM: Authentication failure

为了在ubuntu下安装quartus7.2,使用chsh命令将默认shell修改为csh，没有成功，返回noavalidshell或cshdoesnotexist，表明csh未正确安装。
LFTUUI·2017-03-03 20:59

Quartus软件内部错误及解决方法

Quartus中SignalTap出现问题及解决办法问题描述（1）`InternalError:Sub-system:SDR,File:/quartus/sld/sdr/sdr_tx_trigger_gen2
chiefrr·2017-02-27 11:05

Quartus ii 9.0软件的使用和win10不兼容解决方案

本文介绍关于quartus软件的编译和仿真的内容，以Verilog代码为例，不进行电路图绘制。
FrankMartinet·2017-02-23 11:03

FPGA中USB-blaster使用顺序

笔者一般按照以下顺序来使用：1）关闭板卡电源，通过USBBlaster下载器连接PC与硬件平台；2）开启板卡电源，通过QuartusII软件完成下载与调试。
IT小男孩·2017-02-06 12:36

verilog学习记（测试和验证）

因为没有modelsim和quartus的实际经验，如何验证自己编写的verilog是否正确，这本身就成了一道难题。
费晓行·2017-01-15 10:21

altera SOC学习总结

开发板进行熟悉掌握以及对相应的开发板的开发文档以及在线社区https://rocketboards.org/的文档进行阅读，逐步掌握了altera系列SOC启动流程及相应开发方法，现总结如下：一．开发环境搭建开发环境包括一下软件：QuartusPrime16.1
cgy0614·2016-12-23 10:00

Verilog HDL计数器组合电路（作业2）

目录目录实验内容一Visio绘制的RTLQuartus扫描生成的RTL计数值的SignalTap截图代码实验内容二Visio绘制的RTLQuartus扫描生成的RTL计数值的SignalTap截图代码实验内容一使用
FolovL·2016-11-30 10:05

Quartus_FPGA遇到的问题

#驱动安装-问题描述Windows7系统对驱动程序的使用要求有数字签名，否则无法正常使用-解决办法开机按F8界面，选择禁用驱动程序签名强制#时序仿真-问题描述Quartus对代码进行时序仿真时出现Error
proton_boke·2016-11-25 16:49

Quartus-II 半加器的设计

下面的设计均采用Quartus-II16.0软件，因为版本大于9.0，所以仿真要使用外部软件。我使用的是modelsim来做的仿真，包括时序仿真和功能仿真。
zhengqijun_·2016-11-22 12:45

2016秋季 EDA 设计 课程内容

课程内容第一次课程2016年11月13日阅读材料课程内容第一次课程，2016年11月13日本次课程结束后，请确保安装成功Quartus工具Quartus工具版本，建议在7-9之间，该版本工具自带波形仿真功能请参考实验教学
DUWT实验·2016-11-13 15:08

2016秋季 EDA 设计 课程内容

课程内容第一次课程2016年11月13日阅读材料课程内容第一次课程，2016年11月13日本次课程结束后，请确保安装成功Quartus工具Quartus工具版本，建议在7-9之间，该版本工具自带波形仿真功能请参考实验教学
DUWT实验·2016-11-13 15:08

FPGA 学习之路（一）EDA软件设计流程

以QuartusII13.0EDA软件为例，介绍Verilog文本输入的EDA设计流程。1．首先在D盘或G盘等新建一个文件夹，用英文字母命名，例如建立文件夹SY1。
IT小男孩·2016-10-28 17:40

quartusII创建第一个VHDL程序

这一步忽略输入项目的名称，自己写就可以，随便什么，不要有空格默认选择空文件-----next如果需要增加写好的文件，自己选择，不需要就忽略，直接next选择硬件器件型号，打包文件中有一个系列的器件，在安装quartus
beautifulzc·2016-10-10 18:08

Verilog语法_2(case语法和task语法)

上图，是在QuartusII里显示的最底层，右上方表示一个reg。上图，这一个小块叫一个LE，是FPGA的基本单元上图，这一个大块叫LAB，是逻辑阵列块，里面包含了多个LE上图
dengshuai_super·2016-09-17 17:23

FPGA仿真--前仿真和后仿真

Quartus和Modelsim软件的仿真形式QuartusII有两种仿真形式：1、功能仿真；2、时序仿真。
i13919135998·2016-09-07 13:29

No simulation input file assignm…

QuartusII中仿真时出现Nosimulationinputfileassignmentspecifiedonsimulatorpageofthesettingsdialogbox解决方法翻译成中文
坏一点·2016-09-04 18:07

【7集iCore3基础视频】7-6 Quartus II 13.1安装

QuartusII13.1安装：高清源视频：链接：http://pan.baidu.com/s/1csVRMA密码：lkth视频勘误：http://pan.baidu.com/s/1mhCIqFIQuartusII13.1
XiaomaGee·2016-08-23 08:00

Serial Flash Loader读写Flash存储芯片

主要通过调用Quartus的ip核SerialFlashLoader对M25P16的擦除,写和读因为SerialFlashLoader没有仿真库,所以验证数据是否写入和读出正确时,这里采用Quartus
请叫我小怪物·2016-08-17 20:10

UVM系统验证基础知识1（基于UVM的verilog验证 ）

Introduction本例使用环境：ModelSim10.2c，UVM-1.1d，QuartusII13.1（64
Times_poem·2016-07-20 11:00

用Quartus II Timequest Timing Analyzer进行时序分析 ：实例讲解

一，概述用Altera的话来讲，timequesttiminganalyzer是一个功能强大的，ASIC-style的时序分析工具。采用工业标准--SDC（synopsysdesigncontraints）--的约束、分析和报告方法来验证你的设计是否满足时序设计的要求。在用户的角度，从我使用TimeQuest的经验看，它与IC设计中经常用到的比如primetime，timecraft等STA软件是
浩瀚之水_csdn·2016-06-26 09:20
上一页 24 25 26 27 28 29 30 31 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他