Quartus 第30页

关于Quartus II 和Modelsim远程登录的问题

原文链接：http://hi-mm.co.cc/articles/162 在lisence里面的网卡后面加上几个字母TS_OK就好了原文链接：http://hi.baidu.com/candela_pan/blog/item/81b905a60d998292d0435834.html 默认报告Licence有错，需要把ModelSim.exe文件的兼容性改成windows98/me，若需要

·2015-11-12 09:58

quartus2中FPGA管脚分配保存方法

一、摘要　　将Quartus II中FPGA管脚的分配及保存方法做一个汇总。

·2015-11-11 13:39

FPGA实现基于ROM的正弦波发生器

　　软件环境：QuartusII 11.0 　　操作系统：win7 　　芯片型号：CycloneII EP2C5Q208C8 1.总体框图：　　　　 1.波形数据　　第一步，是获得含有正弦波的数据的

·2015-11-11 01:29

FPGA实现RAM--LPM_RAM

　　我们知道，RAM是用来在程序运行中存放随机变量的数据空间，使用时可以利用QuartusII的LPM功能实现RAM的定制。　　

·2015-11-11 01:28

如何生成mif文件

生成QuartusII11.0可用的mif文件，有如下几种方式：方法1：利用Quartus自带的mif编辑器优点：对于小容量RAM可以快速方便的完成mif文件的编辑工作，不需要第三方软件的编辑；

·2015-11-11 01:27

Altera quartus II遇到的问题

编译时提示： Warning (13024): Output pins are stuck at VCC or GND 　　Warning (13410): Pin "SCLK" is stuck at GND 　　Warning (13410): Pin "SYNCn" is stuck at VCC 　　Warning (13410): Pin &qu

·2015-11-11 00:51

Quartus current license file doesn't support EP4CE6E22C6 device解决方案

网上有人说与网卡有关，但是没有成功。http://zhidao.baidu.com/link?url=F4gfm-YLicS1X5hu9gHf6mw6cCk1OtszA2npr-9kR2OH75rySV15NVSQrypnwcmSJd8d3LroiLR5-4m52HcOaK看到上面的提示：“你这个问题我也遇到过，你这个是属于破解假性有效。当你破解不行是就直接将sys_cpt.dll放于C:\alt

萌主至尊·2015-11-10 10:26

修改quartus 配置rom时memory很小的问题。

我用的是quartus ii 13版本的仿真软件，在做VGA实验时显示用到640*480的图片所以就需要307200*1bit的rom。

·2015-11-09 14:55

【原创】基于Altera DE2的数字实验—001_2 （DE2）（Digital Logical）（Verilog）

Quartus II的编译报告设计 1. 时钟分频把DE2上的50MHz的时钟分成以下7种：在顶层模块（diglab2）里我们把上述分频得到的7个

·2015-11-09 13:34

【翻译】Nios II处理器简介（Nios II）

配合Quartus II软件，使用Altera的SOPC Builder可以很容易的把Nios II处理器和它的内存及外围组件例化。

·2015-11-09 13:33

【原创】基于Altera DE2的数字实验—001_1 （DE2）（Digital Logical）（Verilog）

前提，需要了解Quartus II的基本使用方法。

·2015-11-09 13:33

【翻译】Quartus II里如何仿真

在Quartus II里仿真Verlog设计本文介绍Quartus II仿真器的基本特点。演示仿真器如何判断电路的正确性和性能。

·2015-11-09 13:32

【原创】DE2实验解答—lab09 (Quartus II)(Verilog HDL)(Digital Logic)

Laboratory Exercise 9 简单的处理器图1所示的数字系统包含一些16位的寄存器，一个多选器，一个加/减单元，一个计数器和一个控制单元。数据通过16位的DIN输入。经由16位的多选器，数据可加载到多个寄存器，比如：R0，… ，R7和A。当然，多选器也可以使数据从一个寄存器传输到另一个寄存器。图中多选器的输出叫做总线，通常用来作为数据通道。加法器或减法器的执行过程：首先通

·2015-11-09 13:29

【原创】DE2实验解答—lab8 (Quartus) (Digital Logic) (Verilog HDL)

Introduction 本练习主要研究FPGA片内/外存储器。实现32X8-bit的RAM。 Design Part I 用LPM实现RAM LPM的用法参阅<Using Library Module in Verilog Design>。 &

·2015-11-09 13:28

【原创】DE2实验解答—lab7 (Quartus II)(Digital Logic)(Verilog HDL)

实验7 有限状态机目的：练习使用有限状态机。 Part I 实现一个FSM用于识别2中指定的输入序列：4个1或4个0。输入信号为w，输出为z。当连续4个时钟w=1或0时，z=1；否则，z=0.序列允许重合，比如连续5个时钟w=1，在第4,5个时钟z=1。图1描述了w和z的关系。状态图如图2所示。用9个触发器，状态编码用独热码，实现本FSM。在DE2上按以下步骤

·2015-11-09 13:27

【翻译】在Verilog设计中使用参数化模块库(Quartus II)(Verilog)

本文介绍如何在Quartus II里使用Altera的模块库。

·2015-11-09 13:53

【原创】DE2 实验练习解答—lab 3：锁存器、触发器和寄存器（digital Logic）（DE2）（quartus II）

本练习的目的是研究锁存器、触发器和寄存器。 Part I RS锁存器 Altera的FPGA含有可供用户使用的触发器电路。在Part IV演示如何使用它。这里探讨如何不使用专用触发器来创建存储单元。图1描述了门控锁存器电路。可用门级电路或表达式来描述。 part1.v //rs锁存器门级描述 1 // part 1:rs_ff

·2015-11-09 13:51

【翻译】基于Verilog设计的时序注意事项【Quartus　ＩＩ】【Ｄｉｇｉｔａｌ　Ｌｏｇｉｃ】

本指南讲述Altera的Quartus　ＩＩ软件如何处理基于Verilog硬件描述语言的设计里时序问题。讨论多种时序参数并解释如何指定时序约束。

·2015-11-09 13:50

Altera Monitor Program 指南（SOPC)(DE2)

因此，本文假设用户有安装Quartus II（9.0或更高版本）和Nios II EDS软件的计

·2015-11-09 13:50

Altera SOPC Builder 指南（SOPC）（DE2）

通过配合Quartus II使用sopc builder实现一个简单的系统来一步一步的详细描述系统的开发流程。在设计的最后一步包含在一个实际的FPGA器件上配置设计电路，并运行一个应用程序。

·2015-11-09 13:49

(原创)多功能数字钟(Digital Logic)(DE2)(QuartusII)

Abstract 将电路分成不同的层次和模块分别进行设计，然后组合，实现电路功能。 Instruction 数字钟的功能：准确计时，以数字显示时、分、秒；具有分、时校时功能；整点报时；闹钟；指定： //////////////////////////////////////////////////////////////

·2015-11-09 13:48

（原创）汽车尾灯电路设计（Digital Logic）（DE2）

Introduction 使用环境：Quartus II 9.1 web edition + DE2 假设汽车尾部左右两侧各有3个指示灯，要求设计一个电路实现如下功能： 1.

·2015-11-09 13:47

（原创）如何在Quartus II里查看综合器生成的原理图（Quartus II）

Abstract 在Quartus II里查看综合器生成的原理图 Introdution 工具：Quartus II 9.1 web edition 步骤：输入代码，选择Processing

·2015-11-09 13:47

(原创) DE2 实验练习解答—lab 1 (Digital Logic) (DE2) (Quartus II)

Abstract Switches、Lights and Multiplexers Release: 1.0 By yf.x 03/12/2010 Introduction 这个练习的目的是学习如何连接简单的输入、输出设备到一个FPGA芯片，并且用这些器件实现一个电路。我们将用DE2开发板上的switches SW17-0作为输入，用LED和7-segment displays

·2015-11-09 13:46

Quartus II 与 DE2 入门指导(test)

Quartus II 与 DE2 入门指导 Version 1.0 By yf.x 03/03/2010 目录：典型的计算机辅助设计流程开始新建一个项目（project

·2015-11-09 13:44

(Quartus II)

转自无双大侠的blog Abstract当我们想将Quartus II整个project通过网络传给别人是，会希望整个project能尽量压到最小，如何实现呢?

·2015-11-09 13:42

（原创）Quartus II 9.1的问题汇总ing（DE2) （Quartus II）

刚接触Quartus II，用得是9.1 web edition.发现问题，探寻解决方案 1.

·2015-11-09 13:41

(笔记）Quartus II 与 DE2 入门指导（Digital Logic）（DE2）

Version 1.0By yf.x03/03/2010Abstract 通过一个简单的实例介绍Quartus II 9.1和DE2基本使用方法。

·2015-11-09 13:41

生成mif文件的几种方法总结

生成QuartusII11.0可用的mif文件，有如下几种方式：方法1：利用Quartus自带的mif编辑器优点：对于小容量RAM可以快速方便的完成mif文件的编辑工作，不需要第三方软件的编辑；

·2015-11-08 15:56

：Win7下nios的兼容性问题

I have been using Quartus II 9.1 and NIOS II IDE 9.1 on Windows 7 since they were released.

·2015-11-08 14:37

Quartus II 编译nCEO引脚错误

今天做实验遇到一个问题，错误提示是：Can't place pins assigned to pin location Pin_108， Info: Pin USB_CS_ is assigned to pin location Pin_108 (IOC_X28_Y2_N0) Info: Pin ~LVDS41p/nCEO~ is assigned to pin location Pin_108

·2015-11-08 14:35

带发送FIFO缓冲的RX232串口发送以及把众多文件变成“黑匣子”用于其它工程的调用

我使用的是quartus II 13。

·2015-11-08 12:33

Quartus II TimeQuest Timing Analyzer 小结

主要关于Quartus II TimeQuest Timing Analyzer 和 SDC基础。时序基本概念。

·2015-11-08 11:01

【原创】如何使用DE2的1602LCD --之一（quartus）（verilog）（digital logic）

1. 缘起会了点HDL和数字逻辑基础后，操作DE2上的开关，led，7断码数码管都没啥问题，但至此好像也只能玩玩n年前教科书上都有的lab，啥数字钟，汽车尾灯，交通灯之类。浪费了DE2的资源，未免对不起DE2的价钱。板子上最明显的东东莫过于那个1602的LCD了，遂想玩玩这个东东。伟大的教育培养的惯性思维：照书本来，狗来狗去，国产的似乎就只有一本关于DE2

·2015-11-08 11:43

手把手教你学习FPGA系列视频教程_救护车鸣笛声

本套教程主要面对FPGA初学者，本次DIY活动不仅让初学者掌握FPGA硬件电路设计以及焊接方面的知识，更重要的是让初学者学习硬件描述语言（VerilogHDL）描述数字电路，以及Quartus II、

·2015-11-08 10:39

Quartus破解步骤及常见错误解决方法

Altera_software_15.0_Windows版_下载链接必装组件：QuartusIIhttp://download.altera.com/akdlm/software/acdsinst/15.0

kobesdu·2015-11-07 15:27

Quartus FFT v2.2.1 兆核函数

转载出处：http://blog.ednchina.com/coyoo/200226/message.aspx 一、FFT兆核函数的应用 1. 系统要求本文主要以FFT 2.2.1 为基础，该版本兆核函数需要下列硬件和软件配置： l 装有W

·2015-11-07 14:41

ubuntu 14.04 安装 Quartus II 13.1 过程

第一步去官网注册然后下载对应的linux版本，包括软件和设备文件两部分，软件也就是quartus II nios ide,modelsim-altera这些，设备就是具体altera的芯片支持

·2015-11-07 13:15

ubuntu12.04之后该死的文件关联

这个帖子中我们介绍如何在ubuntu下安装quartus II 13.1，安装完毕功能正常，但是有个“小问题”就是如何在文件管理器中（这里是nautilus管理器）中由quartus II打开qpf文件

·2015-11-07 13:14

【笔记】再笔记--边干边学Verilog HDL – 009

VGA驱动之一实验环境 DE2 + Quartus II 9.1 目标驱动VGA接口，在屏幕上显示一个白色的矩形。

·2015-11-07 11:42

DSP_Builder设计方法说明_SinWave

实例：设计可控正弦波发生器开发环境：硬件Altera EP2C8Q208C8，软件QuartusII 9.1+DSP Builder9.0+MATLABR2010A。

·2015-11-07 10:25

Quartus 12的TimeQuest Timing Analyzer

Quartus 12的TimeQuest Timing Analyzer 1.在Quartus II软件打开和设置设计安装路径下\qdesigns\fir_fliter

·2015-11-07 10:31

Ubuntu下Xilinx Platform Cable USB / Altera USB-Blaster / SEED XDS-560

在非root权限下运行Vivado/Quartus/CCS等IDE，需要使用JTAG时会出现权限问题，几乎所有的USB调试设备在Linux下都会遇到这样的问题。

·2015-11-05 09:42

ModelSim中Altera仿真库的添加

转自：ModelSim中Altera仿真库的添加最近，做一个IP核的调试，但是里面调用了Altera的syncram，这样ModelSim就不能直接进行仿真，而QuartusII又不支持Tesbbench

·2015-11-05 09:31

NIOS ii 流水灯

1：创建一个Quartus II的工程 next选择器件，然后finish。

·2015-11-05 08:29

NIOS II 问题集锦【原创】

QUARTUS II版本：9.0 FPGA型号：EP2C8Q208 配置芯片：EPCS4 SDRAM型号: HY57V28820HCT-H FLASH型号 :TE28F320J3 前面的一些问题是入门时遇到的

·2015-11-03 22:36

QuartusII编译时常见warning

1、正常的警告，可以不用管。 2、Warning: Clock latency analysis for PLL offsets is supported for the current device family, but is not enabled措施:将setting中的timing Requirements&Option-->More Timing Setting--

·2015-11-03 22:15

Quartus II 问题集锦【原创】

QUARTUS II版本：9.0 FPGA型号：EP2C8Q208 配置芯片：EPCS4 SDRAM型号: HY57V28820HCT-H FLASH型号 :TE28F320J3 之前已经接触

·2015-11-02 15:18

Modelsim SE 问题集锦【原创】

另外，有些仿真设置是在Quartus II中进行的，但其属于仿真范围，集中在此博文中。