Quartus

（转帖）如何在DE2上安裝μClinux作業系統? （Nios II ）

Introduction使用環境：Quartus II 7.2 SP1 + Nios II EDS 7.2 SP1 + D
·2015-11-02 13:46

用Quartus II 建立一个工程模板，以后新建工程时无需再配置参数

以前用Quartus II 每次新建工程时,都要设置工程名，选择工程路径，选择芯片型号等等，好麻烦呀！可不可以建一个工程模板,以后新建工程时直接改相应文件名就可以呀！
·2015-11-02 13:49

(Quartus II)(Q2 Error)

在对Quartus II工程编译时出现了如下的错误信息，见下图： 所建project用到了Pin_AE24管脚，但是该管脚时双功能管脚，因此在使用之前一定要注意对其进行相关的配置，即是使其为普通管脚还是第二功能管脚
·2015-11-02 11:41

(笔记)在Quartus II与ModelSim下仿真，对计数初值的设置问题(ModelSim)(Quartus II)(Verilog)

Abstract 在用Quartus II与ModelSim分别对一个简单的分频程序进行仿真时发现了一个关于设置初值得问题 Intrduction 使用环境：Quartus II 7.2
·2015-11-02 11:39

[笔记].如何使用Nios II的中断：PIO中断与定时器中断

  软硬件环境 硬件：艾米电子EP2C8核心板+2.4’ TFT套件 软件：Altera Quartus II 10.0  +  Nios II 10.0 
·2015-11-02 11:59

[笔记].怎样使用Nios II中的watchdog_timer？

使用环境：Altera Quartus 9.1 SP1 + Nios II  9.1 Software Build Tools for Eclipse SP1 步骤1 在SOPC Builder
·2015-11-02 11:57

[笔记].怎样使用Nios II中的timestamp_timer？

使用环境：Altera Quartus 9.1 SP1 + Nios II  9.1 Software Build Tools for Eclipse SP1 步骤1 在SOPC Builder
·2015-11-02 11:57

[笔记].怎样使用Nios II中的sys_clk_timer？

使用环境：Altera Quartus 9.1 SP1 + Nios II  9.1 Software Build Tools for Eclipse SP1 步骤1 在SOPC Builder
·2015-11-02 11:56

[转}世界上最神奇的mif文件生成方案

假如说64*64的单色的图片，那你需要在Quartus II Memory Initialzation File 手工输入，需要输入4096个值，等你成功， 都NC了…… 我就NC过，NC了一
·2015-11-02 11:36

.在Quartus II中分配管脚的两种常用方法

示范程序 seg7_test.v 01 /* 02   * seg7 x 8 查找表测试文件 03   */ 04   05 module seg7_test( 06    input    
·2015-11-02 11:35

(原创)Quartus硬件工程路径改变，nios工程该怎么办？

操作系统：Win7 64 bit 开发环境：Quartus II 12.0 (64-Bit)  + Nios II 12.0 Software Build Tools for Eclipse
·2015-11-02 10:27

（转帖）如何計算浮點數? （Verilog）

Introduction使用環境：Quartus II 8.0 在DE2的DE2_TV與DE2-70的DE2_70_TV範例中，有個YCbCr2R
·2015-11-02 10:37

Modelsim之时序仿真

下面就用分频器实例简要说明一下：1、在QuartusII中新建一个div工程。
·2015-11-01 15:28

ModelSim中Altera仿真库的添加

最近，做一个IP核的调试，但是里面调用了Altera的syncram，这样ModelSim就不能直接进行仿真，而QuartusII又不支持Tesbbench的仿真，所以为了在ModelSim中仿真就必须将
·2015-11-01 15:26

替换Quartus 自带编辑器 (转COM张)

正文 此处以Quartus II 11.1和Notepad++ v5.9.6.2为例。 1.
·2015-11-01 14:15

ALTER FPGA通过软件设置上拉

Quartus II软件中在Assignment Editor中可以设置。具体过程如下： 1. 在菜单Assignments中选择Assignment Editor.   2.
·2015-11-01 14:06

如何將parallel轉成serial?如何將serial轉成parallel? (SOC) (Verilog)

Introduction使用環境：NC-Verilog 5.4 + Debussy 5.4 v9 + Quartus II 7.
·2015-11-01 14:41

[连载].基于SOPC的简易数码相框 – Nios II SBTE部分（软件部分） - 配置工作

在上一讲中，我们已经成功使用Quartus II和SOPC Builder构建和综合一个带ILI9235 TFT控制器、ADS7843 触摸控制器和SPI SD卡的引脚的Nios II软核系统。
·2015-11-01 14:47

[连载].基于SOPC的简易数码相框 – Quartus II部分（硬件部分）

开发环境 硬件：艾米电子EP2C8 FPGA/Nios II核心板；Altera USB-Blaster；2.4寸TFT-LCD模块；SD卡模块软件：Windows XP；Quartus II 10.0
·2015-11-01 14:46

[文档].艾米电子 - 使用Verilog设计的ModelSim入门指南

  平台 软件：ModelSim-Altera 6.5e (Quartus II 10.0) Starter Edition   内容 1 设计流程 使用ModelSim仿真的基本流程为
·2015-11-01 14:45

[文档].艾米电子 - 使用Verilog设计的Quartus II入门指南

  平台 硬件：艾米电子EP2C8-2010增强版套件 软件：Quartus II 10.0 + ModelSim-Altera 6.5e (Quartus II 10.0) Starter
·2015-11-01 14:44

.在Quartus II中分配管脚的两种常用方法

示范程序 seg7_test.v /* * seg7 x 8 查找表测试文件 */ module seg7_test( input CLOCK_50, output [7:0] SEG7_DIG, output [7:0] SEG7_SEG ); seg7_8_LUT u0( .i_clock(CLOCK_50),
·2015-11-01 14:43

Quartus II使用Testbench方法

1、建立好工程，编译无错。 2、点击菜单栏中processing,选择start，选择start testbench template write。此时会自动生成testbench模板到项目文件夹simulation里面，后缀为.vt 3、在quatusii界面打开.vt文件，进行修改编辑。 4、在项目管理窗器件上右击选择件Device打开如下界面 点击 弹出 点击NEW,
·2015-11-01 14:14

Shift register(RAM-based)------ALTSHIFT_TAPS

本文通过简单的测试程序，明确给出了ALTSHIFT_TAPS的用法以及时序： 首先介绍一下ALTSHIFT_TAPS 　　　　Quartus II中的MegaWizard® Plug-In
·2015-11-01 11:08

基于DE2的VGA显示

好消息，DE2又出新的IP了，支持Quartus II 9.0、9.1、10.0和10.1 大家可以Altera的官方网站下载，也可以和我联系，传给你一份QQ：287687752 下面是IP里面的一个实例
·2015-11-01 11:40

Troubleshooting Internal Hold Violations

Troubleshooting Internal Hold Violations   http://quartushelp.altera.com/9.1/mergedProjects
·2015-11-01 10:25

[文档].艾米电子 - 分频器，Verilog

对读者的假设 已经掌握： 可编程逻辑基础 Verilog HDL基础 使用Verilog设计的Quartus II入门指南 使用Verilog设计的ModelSIm入门指南
·2015-11-01 10:12

[笔记].在Quartus II下载时，找不到USB-Blaster的一个可能原因

图1 已正常安装驱动的Altera USB-Blaster 但是在Quartus II需要下载的时候，却找不到USB-Blaster。
·2015-11-01 10:10

.怎样制作一个简单ip，以方便在Quartus II和Nios II中使用？

  0 软硬件环境 软件：Altera Quartus II 9.1 + Nios II  9.1 Software Build Tools for Eclipse 硬件：艾米电子
·2015-11-01 10:08

Quartus II使用Testbench方法

Quartus II使用Testbench方法 1、建立好工程，编译无错。
·2015-11-01 10:06

【原创】Quartus II 实验流程说明书

[原创]Quartus II  实验流程说明书 Abstract 本说明书详细介绍了如何使用Quartus II进行建立工程、HDL文件输入、编译、仿真、引脚锁定、配置FPGA等实验流程。
·2015-11-01 10:06

Quartus II中FPGA的管脚分配保存方法

一、摘要 　　将Quartus II中FPGA管脚的分配及保存方法做一个汇总。
·2015-11-01 10:18

如何在DE2用軟體存取SDRAM? (IC Design) (DE2) (Nios II)

Introduction 使用環境：Quartus II 7.2 SP1 + Nios II EDS 7.2 SP1 + MegaCore IP 7.2 SP1 + DE2(Cyclone II
·2015-11-01 09:07

（原创）如何在quartus下做逻辑锁定（quartus，逻辑锁定）

摘要： 　　当你的设计做得越来越大，性能要求越来越高的时候，你就会发现，之前跑得好好的模块，怎么突然间不行了，其实这就是约束的问题，FPGA内部的布局布线就像我们画PCB时的自动布线，如果没有规则设置，那么软件将不能保证你能达到多大的Fmax，而且当你的设计变更的时候，其它没有改动的模块也会在重新综合后受到影响。 正文： 　　有两种方法来解决发生的这种意外，一个是时序约束，另一个就是逻辑锁定
·2015-11-01 09:37

（原创）如何将Nios II硬件和软件合成一个文件（NIOS II）（硬件）（软件）（合并）

下载hardware还好，直接在quartus programer里操作就行，可是software却要在nios ii IDE里操作，不是很方便。
·2015-11-01 09:35

【原创】SD卡WAV音乐播放器（quartus11.0）（FAT32）（DE2-115）

　　准备工具：格式工厂，Windows录音机，SD卡（小于等于2G），音箱 　　首先，选一首MP3，用格式工场转化成WAV格式。可以看到转化后的文件变得很大，因为WAV就是AD采样值加个文件头，所以数据量巨大，这也是MP3压缩算法流行的原因。 　　将转化后的WAV文件用Windows录音机打开编辑，采样率设置为8Khz,16位立体声，然后写入到SD卡里，恩，这里提一句，可以写入任意数量的歌曲，
·2015-11-01 09:57

【原创】如何将uClinux移植到DE0开发板上

  硬件条件：友晶DE0开发板 软件条件：WIN XP，quartus11.0，VMware6.0.2，红帽企业版5，uClinux-dist-20070130.tar（2.6.0内核源文件
·2015-11-01 09:57

关于quartus11.0的Qsys generate后编译出错的问题

11.0提供了新的SOPC builder，这个是以前版本的升级版，老版本的sopc builder也是可以用的。新版本的名字叫Qsys了。在Qsys里面，界面发生了变化，变成了这个熊样： 一切都要自己动手连接了，不会像以前一样加入模块后自动连接好了。看起来便麻烦了，但是好像编译速度有所提升。 这里有几个小问题，加入三态总线后，会报错，无论怎么分配地址都会有错，这个时候要运行一下system下
·2015-11-01 09:56

Quartus II调用modelsim无缝仿真

Quartus 中调用modelsim的流程 1.
·2015-11-01 08:08

标题：Quartus II警告及原因

  1、Warning (10227): Verilog HDL Port Declaration warning at PRESS_MODELE.v(29): data type declaration for "iR" declares packed dimensions but the port declaration declaratio
·2015-10-31 15:05

基于FPGA的FIR滤波器（草稿）

方案一：QuartusII中的IP核。但是FIR IP没有破解，放弃。 方案二：用纯硬件描述语言搭建。 基本上分为MAC(乘积累加结构)和DA(分布式结构)。
·2015-10-31 15:50

QuartusII中使用signal tapII

　　使用signal tapII可以在线测试硬件运行数据。使用方法如下： 1、创建并设置stp文件。在file中选择new>signal tap，便创建了stp文件。 2、设置stp文件的内容。包括触发信号、需要测试信号、测试数据深度、触发方式等。 3、设置好后再编译，最后下载到目标板即可通过signal tap查看数据。 4、测试完毕后再编译选项中设置取消signal tap,再编
·2015-10-31 15:49

在Quartus II中分配管脚的两种常用方法

示范程序 seg7_test.v ? 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 /*   * seg7 x 8 查找表测试文件   */   module
·2015-10-31 11:26

Quartus II 中的UDP

module UDP(output y,input  x_in1,x_in2,x_in3,x_in4,x_in5); AOI_UDP U1(y,x_in1,x_in2,x_in3,x_in4,x_in5); endmodule //自定义器件 primitive AOI_UDP(output y,input  x_in1,x_in2,x_in3,x_in4,x_in5)
·2015-10-31 11:47

Quartus II和Modelsim的联合仿真（详细）

使用quartus+modelsim联合仿真。
·2015-10-31 11:55

[转帖]活用Quartus II内置模板，快速输入HDL代码、TimeQuset束缚及tcl语句等

在看Dolby公司的工程师编写的VHDL代码时，发现他们将工程及其子模块全部放在同一个文件中，刚开始看得我头晕晕的，后来发现可以通过顶层实体进行查看其RTL视图，从而理清各个模块间的关系。方法如下：Project Navigator-->Hierarchy-->Entity-->在顶层文件上右击-->Locate-->Locate in RTL'Viewer。就可以打
·2015-10-31 11:41

[笔记]Arria V Starter Kit

V GX FPGA Starter Kit features a 5AGXB3 Engineering Sample (ES) device and a 1-year license for the Quartus
·2015-10-31 11:41

[转帖]如何在quartusII中调用modelsim-altera_百度文库

2013-04-18   13:28:19 在使用quartusII直接链接到modelsim进行仿真时，出现的问题是模块与外部连接的信号找不到，原因不清楚，不过好像把这个模块的命名改成其他就可以
·2015-10-31 11:40

[转帖]Quartus II中FPGA的管脚分配保存方法

www.cnblogs.com/sunev/archive/2012/03/10/2388705.html 来源：http://www.61ic.com/FPGA/Altera/201104/32026.html Quartus
·2015-10-31 11:40

[笔记]ALTERA_PLL_test(QuartusII12.0+ModelsimSE6.6b)

问题一：QuartusII12.0仿真不能用的原因是没安装补丁，后面将补丁安装上但发现其配套的Modelsim_altera有些库没更新上，也要对Modelsim_altera安装相应的补丁，于是我下载并准备安装
·2015-10-31 11:40
上一页 27 28 29 30 31 32 33 34 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他