QuartusII

FPGA开发流程——小白入手

建立工程安装好quartusII之后，打开软件第一步，
某科大落榜生·2020-07-13 10:18

倒车雷达

本次实验分为三个部分，分别是：用Protest设计一个测距系统的电路：测距电路在QuartusII上，设计一个每1秒启动的距离连续测量与计算系统电路：测量计算电路在VS2010上用C#设计一个上位机图形软件
飞翔的哈士奇·2020-07-12 14:26

《FPGA全程进阶---实战演练》第四章之实验平台软硬件使用简介

本章主要是讲解读者在进行FPGA逻辑设计之前的准备工作，需要下载QuartusII软件和Modelsim软件，一个是用来进行FPGA逻辑设计，一个是用来对逻辑进行理论分析与验证。
weixin_33705053·2020-07-12 07:02

Verilog-FPGA硬件电路设计之一——if语句优先级问题

综合软件：QuartusII一、有优先级的if语句if..elseif..elseif……else..语句中是有优先级的，第一个if具有最高优先级，最后一个else优先级最低。
帕斯酱瞄·2020-07-12 01:03

第一次接触FPGA至今，总结的宝贵经验

后来读研究生，工作陆陆续续也用过QuartusII、FoundaTIon、ISE、Libero，并且学习了verilogHDL语言，学习的过程中也慢慢体会
shaobojiao·2020-07-11 22:48

FPGA学习altera系列: 第二篇 数字系统设计思想方法以及软件基本操作

此学习心得是本人之前所写，所用设计软件为QuartusII13.1，现QuartusII新版本已更新到19+，以下仅供初学者学习参考。后续会更新其他系列，敬请关注。话不多说，上货
FPGA技术江湖·2020-07-11 19:00

vivado 2018.3安装

Xilinx采用的是ISE和vivado；Altera采用的是quartusII。
knitzj·2020-07-11 19:42

Ip核调用——FIFO学习（一）

通过fifo的学习，同时为大家介绍quartusii中的ip核的调用。具体步骤如下：在MegaWizardPlug-inManager中搜索fifo，即可进入fifo的io核编辑界面。
隔壁老余·2020-07-11 08:21

ECC校验算法以及硬件实现 PART 2

这两种实现方式各有优缺点，我们在QuartusII下对这两种实现方式分别进行了综合，发现其运行效率和占用面积之间的关系如下表2所示：表2串行CRC与并行CRC的比较速度（bits/cycle）面积
绿之冬·2020-07-10 17:22

实验一 逻辑门功能测试与功能变换

实验报告来自电子科技大学中山学院_数字逻辑电路设计课程1.实验目的(1)熟练掌握QuartusII下数字逻辑电路的设计流程与设计方法；(2)加深对常用逻辑门逻辑功能的认识，并培养利用基本逻辑门进行功能变换扩展的能力
Murrey_Xiao·2020-07-10 11:25

基于UDP协议的网络摄像头的关键问题解决及调试过程

二、实验平台硬件平台：DIY_DE2软件平台：QuartusII9.0+NiosII9.0+VisualStudio2008三、实验内容以VGA显示作为参照，综合调试，使C#端的视频显示正常。
weixin_30667301·2020-07-08 14:21

altera小实验——TimeQuest Timing Analyzer初步使用

quartusii的时序约束可以通过TimeQuestTimingAnalyzer来完成。
weixin_30455365·2020-07-08 13:01

EDA学习--Quartus II 9.1最基本的使用方法

QuartusII9.1的最基础使用。
买柴火的小火柴·2020-07-08 10:37

EDA技术与实验学习笔记

1.绪论FPGA/CPLD开发套件阿尔特拉Altera：MAX+plus、QuartusII赛灵思Xilinx：Fundation、ISE、VivadoCPLD(ComplexProgrammableLogicDevice
菜鸡z先生·2020-07-07 23:23

【原创】Altera系列工具（QuartusII、SOPC Builder、NiosII IDE）工作过程分析

1.NiosIISBTEBuildProject过程分析NiosIIGNUC编译工具：（1）nios2-elf-gcc（2）nios2-elf-ar（3）nios2-elf-g++（4）nios2-elf-insert（5）nios2-elf-objdumpPrj_Name：Prj_***Prj_BSP_Name：Prj_***_bsp点击“BuildProject”，出现如下编译提示信息：mak
angmoci4456·2020-07-07 03:50

Nios/uCOS II笔记---软件使用综合

QuartusII11.0、NIOSII11.0XX、HDL设计：1）NIOS内核设计：使用Qsys自带IP：CLKResetNIOSProcessorPeripherals使用自定义IP：按照Avalon
zhuyonghao123·2020-07-06 13:58

Quartus II编译器

最近用到QuartusII12.0调试CycloneIII系统FPGA时，不知道怎么回事，编译结果不对，SignalTap查看的结果也不对。
zhuyonghao123·2020-07-06 13:58

使用SignalTap II观察reg与wire值

写Verilog时，虽然每个module都会先用ModelSim或QuartusII自带的simulator仿真过，但真的将每个module合并时，一些不可预期的“run-time”问题可能才一一浮现，
平平谈谈才是真·2020-07-06 12:18

FPGA 静态时序分析与约束（2）

QuartusII时序约束工具简要操作项目简述时序约束步骤约束时钟创建输入时钟创建生成时钟约束自己分频的时钟输入延迟的约束输出延迟的约束设置时序例外设置多周期路径设置false路径操作小结总结项目简述这里提醒
朽月·2020-07-06 12:55

quartus和modelsim联合调试简单实例（详细）

QuartusII和Modelsin联合使用通过一个很简单的计数器工程教给大家两个工具的常用使用方式。
zhang_ze1234·2020-07-06 12:08

zedboard--单独PL实验（四）

之前用altera的quartusII，用xilinx的软件有一些不习惯。
iverson1991·2020-07-06 09:22

利用JTAG端口下载工程文件到配置芯片的方法

可以不用AS接口，而用JTAG接口配置EPCS器件，具体操作步骤如下：1.在QuartusII中打开工程，然后编译链接，生成JTAG配置文件.sof；2.选择File->ConvertProgrammingFiles
xiangyuqxq·2020-07-06 08:28

如何生成mif文件

生成QuartusII11.0可用的mif文件，有如下几种方式：方法1：利用Quartus自带的mif编辑器优点：对于小容量RAM可以快速方便的完成mif文件的编辑工作，不需要第三方软件的编辑；缺点：一旦数据量过大
wzshtuhao·2020-07-06 08:17

Matlab生成Xilinx Rom IP CORE的初始化内容coe文件

ISE或QuartusII软件本身具备的初始化功能对于较小的rom是行之有效的，但面对大容量的rom时就显得捉襟见肘了。而matlab作为一神器，在这时就有了用武之地。
长弓的坚持·2020-07-06 07:02

helloworld：基于Qsys的第一个Nios II系统设计

一、平台说明及设计目标软件平台：QuartusII13.0（64bit）及NiosII13.0SoftwareBuildToolsforEclipse硬件平台：AlteraCycloneIIIEP3C16F484C6
不安定因子·2020-07-06 07:21

QuartusII创建工程的基本流程，图解操作步骤

本教程给出了如何用QuartusII，创建工程，创建源文件，综合编译，时序仿真，如何下载一系列的操作步骤。显示了一个完整的开发流程。供大家参考。
亲休息吧·2020-07-06 06:32

用quartus II创建NIOS II

启动quartusII软件，新建工程，输入工程名称NIOS1，输入项目名称NIOS1，然后NEXT选择芯片型号EP3C16F484C6，再next选择仿真器modelsIM，仿真语言veilog，然后点击
CheuGen54·2020-07-06 02:49

基于quartusii 和matlab软件烧写FPGA实现基础——关联安装和破解

基于quartusii和matlab软件烧写FPGA实现基础——关联安装和破解一、安装软件1.安装Matlab软件，注意先了解自己的电脑配置及环境，以及如何跟13.0的quartusii匹配；2.安装quartusii
中分小刘海·2020-07-06 02:28

FPGA内部RAM的初始化

Altera的RAM初始化文件格式是mif和hex.QuartusII自带的RAM初始化工具很方便产生初始化文件。
weixin_34417814·2020-07-06 01:28

nios II--实验1——hello_world硬件部分

hello_world硬件开发新建原理图1、打开QuartusII11.0，新建一个工程，File->NewProjectWizard…，忽略Introduction，之间单击Next>进入下一步。
weixin_34413357·2020-07-06 01:54

[FPGA] 1、开发板使用和引脚连接

目录1、注意事项2、设备简介3、引脚分配注意事项①插拔下载线时必须断电②QuartusII软件和NIOS软件的版本必须一致并安装在同一个目录下面安装目录不要有中文和空格。
weixin_34187862·2020-07-06 00:45

(转)如何增加SignalTap II能觀察的reg與wire數量? (SOC) (Quartus II) (SignalTap II)

Abstract無法在SignalTapII觀察reg與wire，主要都是因為被QuartusII優化的關係，在QuartusII簡單的設定，就能增加SignalTapII能觀察的數量。
weixin_34087503·2020-07-06 00:01

(原創) 如何在DE2將CCD影像顯示在彩色LCD上? (Nios II軟體篇 + onchip memory) (IC Design) (DE2) (Nios II) (SOPC Builder) ...

使用環境：QuartusII7.2SP1+NiosII7.2SP1+DE2(CycloneIIEP2C35F627C6)+TR
weixin_34006965·2020-07-05 23:42

【小梅哥SOPC学习笔记】SOPC开发常见问题及解决办法集锦

SOPC开发常见问题及解决办法集锦一、Symbol'NULL'couldnotberesolved近期在评估使用NIOSII处理器进行项目的开发，我使用的软件是QuartusII13.0的版本，一路下来
weixin_33994429·2020-07-05 23:00

(原創) 如何使用SignalTap II觀察reg值? (IC Design) (Quartus II) (SignalTap II) (Verilog)

Introduction使用環境：QuartusII7.2SP1+DE2(CycloneIIEP2C35F627C6)本文是我較早期的方法，並不是很理想，建議參考(原創)如何使用SignalTapII觀察
weixin_33849942·2020-07-05 23:53

关于怎么将Quartus和Nios程序一起固化到FPGA里面

系统：win8.1SDK：QuartusII14.1FPGA：CycloneIV1、将Quartus生成的.pof文件（配置Flash即可自动生成，这里不讨论），与Nios生成的.elf文件（在sofeware
weixin_33670786·2020-07-05 22:19

FPGA的DMA实现

二、实验平台1、QuartusII9.0+NiosII9.02、USB_Board三、实验内容1、存储器到存储器这种情况下需要同时打开发送通道和接收通道，而且源地址和目标地址都是自增的。
weixin_30940783·2020-07-05 22:59

FPGA中RAM使用探索

quartusii下的编译，资源消耗情况。85C模型下的时钟频率。0C模型下的时钟频率。第二种方式，调用1bitX4的RAM，例化4次。编写控制逻辑对齐进行读写。
weixin_30879833·2020-07-05 22:33

nios ii小实验——第一个demo指导书

1.新建工程：打开QuartusII13.0，点击File->NewProjectWizard，点击Next后可以看到如图2所示的对话框，选择工程路径给工程命名（注意：工程名必须和顶层模块名一致，否则编译会报错
weixin_30794499·2020-07-05 22:27

FPGA学习之串口发送模块

二、实验环境：FPGA开发板AX301,Quartusii三、实验介绍：串口发送使能后，开始发送数据。发送信号默认为高电平，第0位数据发低电平，1~7为要发送的数据，9、10位发高电平。
weixin_30681615·2020-07-05 21:01

IIC总线的FPGA实现

二、实验平台软件平台：ModelSim-Altera6.4a(QuartusII9.0)硬件平台：DIY_DE2三、实验原理1、IIC总线器件工作原理在IIC总线上传送信息时的时钟同步信号是由挂接在SCL
weixin_30672019·2020-07-05 21:51

Quartus常见错误集锦

1)QuartusII对代码进行时序仿真时出现Error:Can'tcontinuetimingsimulationbecausedelayannotationinformationfordesignismissing
weixin_30432007·2020-07-05 20:01

timequest静态时序分析学习笔记之工具使用

3.1creat_clock约束命令相关代码：图27第一步，在quartusii软件tools下来菜单中找到timequesttiminganalyze选项并打开，出现如图27的会话框：图28报告窗口：
weixin_30429201·2020-07-05 20:59

[原创]NIOS小知识总结

本人使用软件版本：QuartusII13.0sp1，NIOS13.0sp1[TIPS]NIOS工程的一些基本设置这里简单的介绍一下自己在使用NIOS中我常有的一些操作，用来保证整个使用过程中错误的警报数量减少
weixin_30314793·2020-07-05 20:40

quartus ii 8.0 fft ip core 缓冲突发 突发(Burst)

quartusii8.0fftipcore缓冲突发突发(Burst)上一篇/下一篇2009-03-2014:24:08/天气:舒适/心情:高兴/个人分类：FPGAQUARTUSII查看(76)/评论(3
w312452300·2020-07-05 19:44

关于win10操作系统下ISE14.7的安装

FPGA的开发工具有很多种：altera公司的quartusII和xilinx公司的ISE等，本次我安装的是ISE14.7首先，到xilinx官网下载ise14.7安装文件并百度搜索下载ise14.7许可证
superb11·2020-07-05 15:37

quartusII 破解后运行仿真出现如下错误的解决办法 Error: Current license file does not support the EP1C6Q240C8 device

今天我用破解器破解了quartusII后，运行仿真时一直出现：error:CurrentlicensefiledoesnotsupporttheEP1C6Q240C8device网上一查说是我的license
XiaoLoong_csdn·2020-07-05 15:55

Quartus创建自定义IP核 - LED控制IP核

一、前言之前使用QuartusII的Qsys工具软件创建了一个SOPC系统，包含了NIOSII处理器、ROM、RAM、JTAG_UART等IP核，虽然Qsys工具已经提供了非常丰富的IP库，但是有些特殊功能的
Mr qqtang·2020-07-05 15:21

nios ii之流水灯两点注意（QSYS版）

新手学niosii出错，手录如下版本quartusii11.0和niosii11.0:1.除了内部片内ram和rom需要连接data_master,instruction_master,其他只需连接到data_master
tianhen791·2020-07-05 14:16

FPGA板级调试方法与原则

本文列举QuartusII支持的五种较实用的调试方法。当然还有一些虚拟JTAG调试和LogicLock逻辑锁定等调试方法。
硬件嘟嘟嘟·2020-07-05 12:05
上一页 4 5 6 7 8 9 10 11 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他