RiscV

在linux上开发嘉楠耘智K210依赖库的问题

/libexec/gcc/riscv64-unknown-elf/8.2.0/cc1:errorwhileloadingsharedlibraries:libisl.so.19:cannotopensharedobjectfile
xiao韩·2020-07-07 20:54

在K210芯片上移植RT-Thread

本次移植的开发板为KD233（基于K210芯片），开发环境为Ubuntu一、交叉编译工具链安装工具链链接：https://github.com/ilg-archived/riscv-none-gcc/releases
半岛铁锤·2020-07-07 16:09

【FPGA】Robei EDA 的使用（7）—— Robei文件上板试验

#沐朝露兮以自华，觅大道兮以求成我又滚过来了，研究了20多天RISCV，结果最后因为硬件问题导致无法在比赛中使用RISCVCPU，虽然已经临近比赛后期了，非常的崩溃，但是也没有什么办法。
Ninquelote·2020-07-06 15:29

RISC-V --rocket-chip generator介绍及其仿真使用

最近工作使用rocket-chipgenerator仿真非极大值抑制算法（C语言编写），分析其时序模型和riscv汇编指令，这里将rocket-chipgenerator的使用方法总结一下说明：使用的rocket-chipgenerator
Guardian_Bud·2020-07-06 04:40

uart串口

串口UART1.UART介绍1.1波特率2.RISCV-UART特性3.ASCII4.程序设计顶层模块数据接收模块发送模块设计1.UART介绍UART全称为通用异步接收-发送器，嵌入式中说的串口，一般是指
Mr. Qu·2020-07-06 03:37

MIT6.828/6.S081 - 2019：MacOS下搭建xv6和risc-v环境

本文介绍搭建Mit6.828/6.S081fall2019实验环境的详细过程，包括riscv工具链、qemu和xv6，以MacOS下的实践为例，Linux系统同样可以参考。
Physicaloser·2020-07-01 07:14

riscv各种版本gcc工具链编译与安装

要学习riscv架构，首先第一步，要搞定riscv的gcc交叉编译器。下面就对riscv的gcc交叉编译器，进行详细的介绍。
weiqi7777·2020-06-27 14:00

RISC-V Tools编译安装三部曲之二

在这一期中我们将尝试使用riscv64-unknown-linux-gnu-gcc来编译我们的linux内核。
Vincent'·2020-06-24 02:52

记gnu-mcu-eclipse-openocd工具链移植

在RISCV工具链开发中挣扎。。。施工中。。。
idk500·2020-06-23 17:05

MIT6.S081/6.828准备：MacOS下搭建xv6和risc-v环境

本文介绍搭建Mit6.828/6.S081fall2019实验环境的详细过程，包括riscv工具链、qemu和xv6，以MacOS下的实践为例，Linux系统同样可以参考。
zhayujie·2020-05-27 10:00

关于RiscV的一些资料整理

1.基于RISC-V架构的开源处理器及SoC研究综述https://mp.weixin.qq.com/s/qSD-q8y0_MY8R0MBA85ZZg原文链接：https://blog.csdn.net/leishangwen/article/details/55006662https://blog.csdn.net/leishangwen/article/details/55006804http
FLYMOOD·2020-02-13 11:00

【兆易创新RISC-V开发板评测】01.干货分享

背景介绍：2019年12月19日在面板包偶然发可以免费申请测评GD32VF103开发板，欣喜万分；在这之前各大技术论坛说是已经有国产兆易创新的RISCV指令集的MCU发布的事情，一时间摩拳擦掌想购入一块开发板回来
燎原创客·2019-12-26 13:00

tinyriscv---一个从零开始写的极简、易懂的开源RISC-V处理器核

本项目实现的是一个微riscv处理器核(tinyriscv)，用verilog语言编写，只求以最简单、最通俗易懂的方式实现riscv指令的功能，因此没有特意去对代码做任何的优化，因此你会看到里面写的代码有很多冗余的地方
lknlfy·2019-12-15 21:00

sh: 1: Syntax error: Bad fd number

bear@kumata:~/riscv/
kumata·2019-12-09 16:00

RISC-V riscv64-unknown-elf

riscv64-unknown-elf为RISC-V指令集的交叉编译工具以下环境在Liunxubuntux86_64环境下进行，下面示例以生成32位文件为目标来操作使用。
kumata·2019-11-14 17:00

中国芯片将靠此超车！RISC-V架构神在哪全解构【附下载】| 智东西内参

看点：从RISCV的技术特点、设计理念、历史沿革、优缺点等多方面解析RISCV架构。
智东西·2019-09-07 00:00

E203 itcm

在目录e200_opensource/riscv-tools/riscv-tests/isa/generated，这儿有很多生成好的test文件。比
迈克老狼2012·2019-09-02 14:00

riscv-sodor-rv32_3stage(1)

学习了1阶和2阶risc-v处理器后，现在学习3阶的，3阶的没有找到图。按照惯例，我们一个个scala文件进行说明。先进行说明的是alu.scala(算术逻辑单元(arithmeticandlogicunit)是能实现多组算术运算和逻辑运算的组合逻辑电路，简称ALU)：packageSodorimportchisel3._importchisel3.util._importCommon._impo
a_weiming·2019-08-26 22:19

iscv-sodor-rv32_2stage(2)

riscv-sodor-rv32_2stage(2)接着分析的是dpath.scala。
a_weiming·2019-08-22 21:29

Linux下riscv-openocd调试环境搭建

Riscv-openocd的编译环境为ubutun14.0，自行安装Vmware，并安装linux版本镜像。
qq_38796036·2019-08-16 11:38

RiscV汇编介绍(1)-编译过程

从c/c++源文件，到可以执行文件，需要以下几个步骤：预处理/编译汇编链接下面我们以helloworld程序为例，展示整个编译链接过程。1.编写hello.c代码#includeintmain(void){printf("HelloWorld!\n");return0;}2.使用gcc–Ehello.c–ohello.i,将源文件hello.c文件预处理生成hello.i3.编译，gcc–Shel
迈克老狼2012·2019-08-12 20:00

RiscV汇编介绍(2)-编译过程

elf文件全称是ExecutableandLinkableFormat,可执行链接格式，elf文件中除了机器码之外，还有段加载地址，运行入口地址，数据段等。elf文件格式主要有以下三种：可重定向文件：文件保存着代码和适当的数据，用来和其它的目标文件一起来创建一个可执行文件或者共享目标文件。可执行文件：文件保存着一个用来执行的文件。共享目标文件：即共享库。elf文件详解：https://www.cn
迈克老狼2012·2019-08-08 19:00

E203 CSR寄存器

RiscV架构则定义了一些控制和状态寄存器(CSR),用于配置或记录一些运行的状态。CSR寄存器是处理器内核内部的寄存器，使用专有的12位地址编码空间，对一个hart，可以配置4k的CSR寄存器。
迈克老狼2012·2019-08-07 12:00

riscv-sodor-rv32_1stage(4)

riscv-sodor-rv32_1stage(4)下面进行说明的是consts.scala&package.scala。这两个文件的主要作用是定义一些常量。
a_weiming·2019-08-06 21:18

riscv-sodor-rv32_2stage(1)

riscv-sodor-rv32_2stage(1)介绍了1阶的RISC-V处理器，现在在1阶的基础上介绍2阶的。先贴一张2阶RISC-V处理器的架构图。
a_weiming·2019-08-05 21:06

SCR1（RISC-V）介绍

https://riscv.org/risc-v-cores/百度了一下，SolderpadHardwareLicensev.0.51许可证和Apache2.0软件许可证相关联，以它为基础但它包含了更多的
software工程师·2019-06-12 14:58

RISC-V 资源了解下

RISC-V基金会https://riscv.org/可以下载文档，查看相关新闻和消息。
software工程师·2019-06-11 14:55

riscv-sodor-rv32_1stage(1)

riscv-sodor-rv32_1stage(1)这是我对riscv-sodor处理器的学习过程。1、什么是riscv-sodor?
a_weiming·2019-06-05 23:11

RISCV decode 总结

RISCVdecode总结//总结如下：//defineAMO:AMOADD_W,AMOXOR_W,AMOSWAP_W,AMOAND_W,AMOOR_W,AMOMIN_W,AMOMINU_W,AMOMAX_W,AMOMAXU_W;//AMOADD_D,AMOXOR_D,AMOSWAP_D,AMOAND_D,AMOOR_D,AMOMIN_D,AMOMINU_D,AMOMAX_D,AMOMAXU_D;
CrazyUncle·2019-06-05 11:09

Syntacore RISCV 工具链使用（一）环境搭建

环境搭建Syntacore公司是俄罗斯一家专门制作RISCV架构CPU的IP核公司，他们提供了开源的RTL代码，但是没有公开工具链，也没有工具链的相关说明。
周钰致·2019-05-12 15:46

RISC-V矢量指令集学习记录

RISC-V矢量指令集学习记录指令集草案：https://github.com/riscv/riscv-v-spec/blob/master/v-spec.adoc关于这篇博客：1、这是我RISC-V矢量指令集的学习记录
a_weiming·2019-04-03 22:43

RISC-V编译环境

踩坑记录：$gitclonehttps://github.com/riscv/riscv-tools.git，执行该命令会在当前目录下下载得到一个名为riscv-tools的文件夹，其中内容如图a所示，
kalimodor·2019-03-08 11:57

第二十五章 Chisel进阶——隐式参数的应用

用Chisel编写的CPU，比如Rocket-Chip、RISCV-Mini等，都有一个特点，就是可以用一个配置文件来裁剪电路。这利用了Scala的模式匹配、样例类、偏函数、可选值、隐式定义等语法。
_iChthyosaur·2019-02-25 21:14

riscv-tests的使用

3.4riscv-tests的使用3.4.1riscv-tests目录的作用。
a_weiming·2019-01-21 22:05

riscv-isa-sim的使用

3.3riscv-isa-sim的使用主要资料来源：https://github.com/riscv/riscv-isa-sim/tree/d48f107dba6a96fb827cb47fdf290261feadeb35riscv-isa-sim
a_weiming·2018-12-18 23:41

rocket-chip工具链的编译与使用

3.2rocket-chip工具链的编译与使用主要资料来源：https://github.com/riscv/riscv-tools/tree/2faac3398af956cea9f1cbdc64b0575f807fc6a8rocket-chip
a_weiming·2018-12-04 23:32

Rocket之加速器

文章目录RoCC简介riscv-toolspk加速器fpga-zynq测试测试样例测试结果参考文献RoCC简介RocketCustomCoprocessorriscv-tools由于custom指令并不是标准指令集的一部分
齐豪·2018-11-01 21:21

RISCV的实战-二级流水线的DarkRISCV

如今，经过数周令人兴奋的不眠夜工作，darkriscv已经可以稳定运行，可以用riscv-elf-gcc编译“helloworld”并正常运行！
idevede·2018-10-22 11:12

Risc-V指令集

https://riscv.org/specifications/Risc-V文档包括：用户层指令集文档和特权架构文档，下面这两个文件的官网链接。
weixin_33725515·2018-09-16 08:00

RISC-V Tools编译安装三部曲之三

并使用riscv64-unknown-linux-gnu-gcc编译了我们的linux内核。这一期我们来编译安装BusyBox。
Vincenho_·2018-07-10 16:58

OpenMP 编译移植

目前，主流的C/C++编译器，比如GNUgcc，VisualC++，甚至部分嵌入式编译工具链（如Riscv）都支持OpenMP，OpenMP已
Xingw-Xiong·2018-03-12 22:12

RISC-V ELF规范和函数调用规范

原文出处：https://github.com/riscv/riscv-elf-psabi-doc/blob/master/riscv-elf.mdpsABI:ProcessorSpecificApplicationBinaryInterfaceRISC-VELFpsABIspecificationTableofContentsRegisterConventionIntegerRegisterCo
半斗米·2018-02-23 16:57

picoRV32 (RISC-V) GCC 编译环境

windows732/64bit系统下都分别试过，编译OK采用的是eclipse+GNU，具体链接如下(32bit)：GNU编译器https://github.com/gnu-mcu-eclipse/riscv-none-gcc
software工程师·2018-02-08 10:07

Boom环境的搭建

Boom环境的搭建关于RISCV的综述介绍，请参看本链接此安装步骤基于Ubuntu16.04从github上clone的Boom不可以直接运行，需要RocketChipGenerator以及riscv-tool
Morning21·2017-08-05 12:25

RISCV: Platform-Level Interrupt Controller(PLIC)

IntroductionPLIC是一个globalinterruptcontroller的架构定义，并不涉及任何实际硬件的具体实现PLIC负责将globalinterruptsources（通常都是I/Odevices）链接到interrupttargets（通常是hartcontexts）。PLIC组成interruptgateways：通常有多个，每个interruptsource对应一个PL
moonllz·2016-08-19 16:43

Renesas公司的芯片的片上存储器

2.32bit系列2.1RISCV850:Nocache.8-32kinternalRAM,128-512KinternalROM.SuperH7080:Nocache.256-512Kflashmemory
rrerre·2011-10-29 13:00
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他