TimeScale

Verilog if语句阻断z状态传播

if_assign_test.v`timescale1ns/1ps////Engineer:wkk//ModuleName:if_assign_test//moduleif_assign_test(inputif_a_in
暴风雨中的白杨·2023-12-24 18:25

「Verilog学习笔记」序列发生器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_generator(inputclk,inputrst_n
KS〔学IC版〕·2023-12-24 17:27

「Verilog学习笔记」自动售卖机

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesale(inputclk,inputrst_n,inputsel
KS〔学IC版〕·2023-12-24 17:25

GSAP - GSAP属性：gsap.globalTimeline

所有当你使用globalTimeline调用pause()或者timeScale()方法，它也会影响delayedCalls()。如果想了
周星星的学习笔记·2023-12-24 05:45

「Verilog学习笔记」使用握手信号实现跨时钟域数据传输

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduledata_driver(inputclk_a,inputrst_n
KS〔学IC版〕·2023-12-22 10:13

State of PostgreSQL 2023 报告解读

基于PostgreSQL内核的时序数据库厂商Timescale发布了一年一度的StateofPostgres2023报告。Timescale介绍简单先介绍一下Timescale这家公司的历史。
Bytebase·2023-12-22 00:53

「Verilog学习笔记」游戏机计费程序

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulegame_count(inputrst_n,//异位复位信号，低电平有效
KS〔学IC版〕·2023-12-20 12:06

「Verilog学习笔记」交通灯

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduletriffic_light(inputrst_n,//异位复位信号
KS〔学IC版〕·2023-12-19 08:16

「Verilog学习笔记」流水线乘法器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulemulti_pipe#(parametersize=4)(inputclk
KS〔学IC版〕·2023-12-18 08:18

「Verilog学习笔记」可置位计数器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulecount_module(inputclk,inputrst_n
KS〔学IC版〕·2023-12-17 15:04

「Verilog学习笔记」 Johnson Counter

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleJC_counter(inputclk,inputrst_n,outputreg
KS〔学IC版〕·2023-12-17 09:27

VL34 整数倍数据位宽转换8 to 16

`timescale1ns/1nsmodulewidth_8to16(inputclk,inputrst_n,inputvalid_in,input[7:0]data_in,outputregvalid_out
robot.zhoy·2023-12-17 07:26

TimescaleDB-1 安装

一、安装https://docs.timescale.com/self-hosted/latest/install/installation-linux/Installingself-hostedTimescaleDBonDebian-basedsystems
加菲大叔·2023-12-17 07:25

【FPGA/verilog -入门学习7】 条件判断if与分支判断case语句的语法介绍

需求使用if和case产生格雷码//*条件判断if与分支判断case语句的语法介绍需求使用if和case产生格雷码*//`timescale1ns/1psmodulevlg_design(input[3
王者时代·2023-12-16 23:19

基于FPGA的图像RGB转CIE-Lab实现,包含testbench和MATLAB辅助验证程序

算法原理5.算法完整程序工程1.算法运行效果图预览将FPGA的结果导入到matlab，并和matlab的仿真结果进行对比：2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序`timescale1ns
简简单单做算法·2023-12-16 18:22

「Verilog学习笔记」同步FIFO

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1ns/**********************************RAM
KS〔学IC版〕·2023-12-16 05:00

「Verilog学习笔记」格雷码计数器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulegray_counter(inputclk,inputrst_n
KS〔学IC版〕·2023-12-16 01:33

「Verilog学习笔记」加减计数器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulecount_module(inputclk,inputrst_n
KS〔学IC版〕·2023-12-16 00:00

「Verilog学习笔记」单端口RAM

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleRAM_1port(inputclk,inputrst,inputenb
KS〔学IC版〕·2023-12-16 00:00

「Verilog学习笔记」RAM的简单实现

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleram_mod(inputclk,inputrst_n,inputwrite_en
KS〔学IC版〕·2023-12-16 00:00

「Verilog学习笔记」脉冲同步电路

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulepulse_detect(inputclk_fast,inputclk_slow
KS〔学IC版〕·2023-12-16 00:54

Unity TimeLine和Spine动画不受timeScale时间影响的解决办法

当我们游戏经常需要暂停的时候，又不想TimeLine动画受到影响首先将PlayableDirector组件的UpdateMethod调为UnScaleGameTime如果TimeLine里面的组件有animator动画也同样操作如果有spine动画，勾选UnscaleTime
lq1340817945·2023-12-15 13:05

「Verilog学习笔记」根据状态转移写状态机-二段式

`timescale1ns/1nsmodulefsm2(inputwireclk,inputwirerst,inputwiredata,outputregflag);//*************code
KS〔学IC版〕·2023-12-14 19:45

「Verilog学习笔记」多bit MUX同步器

`timescale1ns/1nsmo
KS〔学IC版〕·2023-12-14 13:37

Verilog基础：编译指令`timescale

spm=1001.2014.3001.5482`timescale编译指令用于指定指令后模块的时间单位和时间精度。
日晨难再·2023-12-05 21:57

「Verilog学习笔记」占空比50%的奇数分频

`timescale1ns/1nsmoduleodo_div_or(inputwirerst,inputwire
KS〔学IC版〕·2023-12-05 09:44

「Verilog学习笔记」状态机-重叠序列检测

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网读入数据移位寄存，寄存后的数据与序列数做对比，相等则flag为1，不等则为0`timescale1ns/1nsmodulesequence_test2
KS〔学IC版〕·2023-12-03 12:51

「Verilog学习笔记」自动贩售机1

`timescale1ns/1nsmodule
KS〔学IC版〕·2023-12-03 12:19

「Verilog学习笔记」时钟分频（偶数）

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleeven_div(inputwirerst,inputwireclk_in
KS〔学IC版〕·2023-12-02 09:23

题解 | #求小球落地5次后所经历的路程和第5次反弹的高度#

*;publicclassSolution{/***代码中的类名、方法名、参数名已经指定，请勿修改，题解|#输入序列连续的序列检测#`timescale1ns/1nsmodulesequence_detect
han_xue_feng·2023-12-01 10:16

「Verilog学习笔记」状态机-非重叠的序列检测

刷题网站用的是牛客网根据题意定义一个五位的中间变量lock每次始终上升沿来临时判断当前寄存器的低四位+新数据是否等于10111如果等于则下一时刻lock应被清空否则lock等于当前的lock的低四位+新数据`timescale1ns
KS〔学IC版〕·2023-11-29 16:19

FPGA Verilog实现JK触发器 再实现模12加法计数器

JK触发器，无法仿真，代码如下，按照老师PPT写的`timescale1ns/1psmoduleJKtrigger(Q,CLK,RESET,SET,J,K);inputCLK,RESET,SET,J,K
Sharninjak·2023-11-29 10:23

「Verilog学习笔记」整数倍数据位宽转换8to16

当data_lock内已缓存第一个数据时，valid_cnt拉高，当第二个数据到来后valid_cnt拉低`timescale1ns/1nsmodulewidth_
KS〔学IC版〕·2023-11-29 10:49

tb

`timescale1ns/1ps`include"apb_if.sv"interfacechnl_intf(inputclk,inputrstn);logic[31:0]ch_data;logicch_data_p
ICverify_wwj·2023-11-28 21:31

Unity3d DOTweenPath 改变速度；

Tweent=dotweenObject.GetComponent().GetTween();//ChangethetimeScaleto2xt.timeScale=2;
行者杨_010·2023-11-27 22:32

keyscan_tb

`timescale1ns/1psmoduleRom_tb;regclk;regrst_n;reg[4:0]num;reg[3:0]row;wire[3:0]col;wire[7:0]q;initialbeginclk
路口游子·2023-11-27 17:12

GSAP - GSAP方法：gsap.exportRoot()

例如，想象一款游戏使用GSAP进行所有动画，在游戏过程中的某个时刻，你想要将所有内容放慢到停止(动画timeScale)，同时动画地弹出一个新的窗口：vartl=gsap.export
周星星的学习笔记·2023-11-27 00:44

STARTUPE3原语的使用

`timescale1ns/1psmoduletop(inputsys_clk,outputled);regrst_n;wireRead_tx_en;wireMISO;wireCS;wireSCK;wireMOSI
二乐二乐·2023-11-26 13:29

「Verilog学习笔记」输入序列连续的序列检测

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_detect(inputclk,inputrst_n
KS〔学IC版〕·2023-11-23 21:58

「Verilog学习笔记」含有无关项的序列检测

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmodulesequence_detect(inputclk,inputrst_n
KS〔学IC版〕·2023-11-23 21:51

uvm白皮书练习_ch2_ch231_加入transaction

2.3为验证平平台加入各种组件uvm白皮书练习_ch2_ch231_加入transaction代码部分top_tb.sv`timescale1ns/1ps`include"uvm_macros.svh"importuvm_pkg
不动明王呀·2023-11-23 21:21

ThingsBoard-遥测

使用遥测数据ThingsBoard提供了一组与时间序列(遥测)数据相关的丰富功能：使用各种协议和集成从设备收集数据；将时间序列数据存储在SQL（PostgreSQL）或NoSQL（Cassandra或Timescale
了凡啊·2023-11-23 18:54

练习8 利用有限状态机进行时序逻辑设计

源代码`timescale1ns/1ps////Company://Engineer:////CreateDate:18:29:5707/29/2019//DesignName://ModuleName
小小魔王可爱可爱·2023-11-23 17:20

1-verilog的串行滤波器FIR实现

verilog的串行滤波器FIR实现1，RTL代码2，RTL原理框图3，测试代码4，输出FIR滤波器的波形参考文献:1，基于FPGA的串行FIR滤波器设计与实现2，FPGA实现FIR滤波器1，RTL代码`timescale1ns
向兴·2023-11-23 17:13

「Verilog学习笔记」边沿检测

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1nsmoduleedge_detect(inputclk,inputrst_n,
KS〔学IC版〕·2023-11-22 01:35

「Verilog学习笔记」根据状态转移表实现时序电路

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网分析可得逻辑表达式为可得逻辑表达式为`timescale1ns/1nsmoduleseq_circuit(inputA
KS〔学IC版〕·2023-11-20 09:24

「Verilog学习笔记」实现3-8译码器①

`timescale1ns/1nsmoduledecoder_38(inputE1_n,inputE2_n,inputE3,inputA0,inputA1,inputA2,outputwireY0
KS〔学IC版〕·2023-11-17 12:49

「Verilog学习笔记」用3-8译码器实现全减器

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网分析首先列出3-8译码器和全减器的真值表全减器真值表如下3-8译码器真值表如下`timescale1ns/1nsmoduledecoder
KS〔学IC版〕·2023-11-17 12:44

Unity中timeScale可以暂停或加速程序

timeScale=0暂停，timeScale=1正常，timeScale=N加速1，timeScale不会影响Update的实际帧率，会影响FixedUpdate的实际帧率2，timeScale会影响
JessieHaha·2023-11-16 13:54

边沿检测电路

上升沿检测电路：下降沿检测电路：双沿检测电路：双沿检测程序如下：`timescale1ns/1psmodulebianyanjiance(inputclk,inputrst_n,inputa,outputy1
交芯·2023-11-15 15:44
上一页 1 2 3 4 5 6 7 8 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他