TimeScale 第3页

基于FPGA的图像RGB转HLS实现,包含testbench和MATLAB辅助验证程序

L4.3计算饱和度S4.4计算色调H5.算法完整程序工程1.算法运行效果图预览将FPGA结果导入到MATLAB显示效果：2.算法运行软件版本Vivado2019.2matlab2022a3.部分核心程序`timescale1ns

简简单单做算法·2023-11-14 14:26

「Verilog学习笔记」优先编码器电路①

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网`timescale1ns/1ns//优先编码器电路1//电路的优先顺序是，从9到1，高级到低级//9个输入端

正在黑化的KS·2023-11-14 01:24

「Verilog学习笔记」4bit超前进位加法器电路

专栏前言本专栏的内容主要是记录本人学习Verilog过程中的一些知识点，刷题网站用的是牛客网分析`timescale1ns/1nsmodulelca_4(input[3:0]A_in,input[3:0

正在黑化的KS·2023-11-14 01:19

verilog D触发器

只有时钟clk：Q由D控制，Q=D，但在clk时钟上升沿才会改变//2022-1-27verilog学习//D触发器`timescale1ns/10psmoduledff1(clk,d,q);inputclk

踩坑记录·2023-11-10 23:42

verilog 7段数码管译码器

sed_dec.v：//2022-1-20verilog学习//七段码译码器a-g7根管`timescale1ns/10ps;modulesed_dec(num,a_g);input[3:0]num;output

踩坑记录·2023-11-10 23:42

ov5640帧率配置_FPGA配置OV5640摄像头及RGB图像数据采集

1`timescale1ns/1ps234modulereg_config(5inputclk,6inputrst_n,78inputen,9outputfinish,1011inoutsio_d,12outputsio_c13

Aconitine·2023-11-10 22:51

题解 | #使用梯度下降对逻辑回归进行训练#

题解|#三元操作符#`timescale1ns/1nsmoduletop_module(input[7:0]a,b,c,d,output[7:0]题解|#农场的奶牛分组#importjava.util.

2301_79125642·2023-11-10 09:28

基于FPGA的图像RGB转HSV实现,包含testbench和MATLAB辅助验证程序

色彩空间4.2.RGB到HSV转换原理5.算法完整程序工程1.算法运行效果图预览将FPGA的仿真结果导入到matlab中：2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序`timescale1ns

简简单单做算法·2023-11-10 07:01

FPGA中实现PLL分频

产生的原理图为：测试代码如下：`timescale1ns/1ps////Company://Engineer:////CreateDate:2021/08/1310:30:44//DesignName:

George_ray·2023-11-09 11:57

FPGA的学习：5分频的实现

`timescale1ns/1nsmoduledivider_five(inputwiresys_clk,//系统时钟50Mhzinputwiresys_rst_n,//全局复位outputregclk_flag

石小舟·2023-11-09 11:26

Verilog 学习第十节（使用ram/rom IP核写入数据并测试）

有两种ram形式，块状ram更有利于处于数据量比较大的数据，这里我们选择第二种之后根据需要选择单端口的只读存储器，并设置使能为总使能~设置好端口宽度与深度并加入初始化数据后开始编写代码rom测试代码编写`timescale1ns

Pluviophile_miao～·2023-11-09 09:27

11.5序列检测、含无关项~，不重叠~，报错，always模板与经验复盘

序列检测a是一位的信号，检测连续的一串信号遍历法从第一位往后不断和目标串比较`timescale1ns/1nsmodulesequence_detect(inputclk,inputrst_n,inputa

CQU_JIAKE·2023-11-06 10:30

「Verilog学习笔记」四选一多路器

`timescale1ns/1nsmodulemux4_1(input[1:0]d1,d2,d3,d0,input[1:

正在黑化的KS·2023-11-05 10:44

基于FPGA的图像RGB转CMYK实现,包含testbench和MATLAB辅助验证程序

基于FPGA的实现方法5.算法完整程序工程1.算法运行效果图预览将仿真结果导入到matlab中，得到如下对比结果：2.算法运行软件版本matlab2022a，vivado2019.23.部分核心程序`timescale1ns

简简单单做算法·2023-11-04 03:00

FPGA实现ICA算法第四弹：顶层模块的设计

1.2顶层模块设计新建一个设计文件，命名为Top：加入下列代码：`timescale1ns/1ps////Company://Engineer:////CreateDate:2021/04/2616:13

Super_goudan·2023-11-03 18:54

Unity3d学习笔记

Unity中的脚本类均继承自MonoBehaviourTime.deltaTime游戏中一帧的时间（秒）假如1秒运行60帧，则一帧为1/60秒；假如游戏运行时卡顿，帧数变为30帧，则一帧为1/30秒Time.timeScale

henono·2023-11-03 18:47

【基带开发】AD9361 生成1到223的递增数据

`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/06/2917:50:56//DesignName://ModuleName:gen_Incremental

乌恩大侠·2023-11-03 05:08

基于FPGA的图像差分运算及目标提取实现,包含testbench和MATLAB辅助验证程序

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本matlab2022a3.部分核心程序`timescale1ns

简简单单做算法·2023-10-31 20:34

EDA常用数字器件硬件描述

或、非（取反）、与非、或非、异或、同或1.1与andmoduleyand(a,b,y);inputa;inputb;outputy;assigny=a&b;endmodule1.1.1测试文件.tv`timescale1p

Winner1300·2023-10-31 11:40

MODELSIM 仿真verilog代码时出现的一个小问题，提示：Error：'clk' already declared in this scope (test_tb).

Error:F:/study/test/test/test_tb.v(10):'clk'alreadydeclaredinthisscope(test_tb).很简单的一个testbench源码如下：`timescale1ns

向阳花木木·2023-10-29 21:09

基于FPGA的图像PSNR质量评估计算实现,包含testbench和MATLAB辅助验证程序

2.算法运行软件版本matlab2022avivado2019.23.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/

简简单单做算法·2023-10-29 02:48

io测试【FPGA】

//`timescale1s/1ns//【`】是预编译，类似C语言的#include//这是FPGA原语//晶振时钟1ns//======类型声明============moduleLED//跟PLC的

cfqq1989·2023-10-29 01:25

Robei EDA工具使用/图像处理/卷积滤波/UART/I2C/SPI

Ctrl+Y恢复撤销parameterA=1；宏定义`define新建.h文件并将其include例化在Verilog中，底层模块的接口不仅可以与顶层模块的端口相连，还可以与顶层模块中的变量、数据常量相连timescale

Wolverin3·2023-10-28 13:30

10.26数字钟设计，数电第二次实验总结

文件结构顶层文件`timescale1ns/1psmoduletotal(inputclk,//开关，开时复位inputreset,output[6:0]show,//

CQU_JIAKE·2023-10-26 21:08

10.25一些旧代码

仿真文件实现每5个单位翻转一次进行样例测试`timescale1ns/1psmoduleclock_tb();regclk;wireclk_o;hz1u(clk,clk_o);initialclk=1;

CQU_JIAKE·2023-10-26 21:37

FPGA怎么写PLC

//======PLC模块==============`timescale1ns/1ns//时钟周期modulePLC(input[255:0]X,output[255:0]Y,inout[1024:0

cfqq1989·2023-10-26 18:17

vivado简单仿真入门

892eda626d394733920854b71ca8f726.png)先next,保留工程路径，配置环境配置芯片环境本次芯片类型xc7k325tffg900-2创建之后完整的demo编写仿真内容`timescale1ns

不动明王呀·2023-10-26 11:40

时序数据库timescaleDB安装

cmake3.4以上的版本TimescaleDB目前只支持PostgreSQL9.6.3+，10.9+或11.4+一、postgresql11部署1、安装cmake解压cmake-v3.8.2.zip[root@Timescale

乐维_lwops·2023-10-24 23:56

Verilog编译预处理

文章目录一、简介二、宏定义`define三、文件包含`include四、时间尺度`timescale五、条件编译`ifdef参考一、简介编译预处理是VerilogHDL编译系统的一个组成部分。

暴风雨中的白杨·2023-10-23 22:17

基于FPGA的图像自适应阈值二值化算法实现,包括tb测试文件和MATLAB辅助验证

4.2AdaptiveThresholding方法4.3、FPGA实现过程5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本Vivado2019.2matlab2022a3.部分核心程序`timescale1ns

简简单单做算法·2023-10-23 11:28

基于FPGA的图像拉普拉斯变换实现,包括tb测试文件和MATLAB辅助验证

1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本matlab2022avivado2019.23.部分核心程序`timescale1ns

简简单单做算法·2023-10-23 11:57

FPGA入门嵌入式块RAM双口RAM使用

IP核仿真`timescale1ns/1ns`defineclk_period20moduledpram_tb;regclock;reg[7:0]data;reg[7:0]rdaddress;reg[7

不想秃发·2023-10-21 15:52

FPGA入门嵌入式块ram使用rom

Rom_tb仿真模块（三角波）`timescale1ns/1ns`defineperiod

不想秃发·2023-10-21 15:52

[vivado2019.2+verilog]同步复位和异步复位tb仿真及源码

`timescale1ns/1ps////Co

王天羽同学·2023-10-21 01:37

FPGA读写操作24lc64

代码如下：`timescale1ns/1ps////Company://Engineer:////CreateDate:2020/07/2509:21:01//DesignName://ModuleName

FPGAeer·2023-10-19 21:31

FPGA ax516_eeprom_24lc04_iic

400k`timescale1ns/1ps////Company://Engineer:////CreateDate:2019/09/0419:06:31//DesignName://ModuleName

smallerlang·2023-10-19 20:58

基于SUMBus或I2C通信协议，使用vivado2017 modsim，循环执行写操作

@[TOC]sumbus/I2Cmodule`timescale1ns/1ps////Company://Engineer:

unique小酒馆·2023-10-19 20:27

工作记录——unity使用协程 WaitForSeconds 后面代码不执行

出现场景在一处页面跳出教程提示后使用协程，1s后允许关闭，yield后面代码不执行发生原因yieldreturnnewWaitForSeconds的等待时间和Time.timeScale有关，Time.timeScale

RaineHu·2023-10-17 20:08

基于FPGA的图像高斯滤波实现,包括tb测试文件和MATLAB辅助验证

1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本matlab2022avivado2019.23.部分核心程序`timescale1ns

简简单单做算法·2023-10-16 23:37

关于Unity中使用timeScale暂停的一些注意要点

Time.timeScale=0可以暂停游戏，Time.timeScale=1恢复正常。暂停内容包含动画，特效，UI动画等涉及使用到设置Time.timeScale=0将会暂停所有和帧率无关的事情。

terric·2023-10-15 03:30

unity3d游戏暂停

timeScale不会影响Update和LateUpdate的执行速度。

hewei+·2023-10-15 03:27

unity游戏暂停

项目里面一直在用Time.timeScale来做游戏的1倍2倍整体加速，今天我仔细看了一下Time.timeScale才发现之前我理解错了一些东西。

iteye_12028·2023-10-15 03:27

基于FPGA的图像拼接算法实现,包括tb测试文件和MATLAB辅助验证

4.2本课题功能简述5.算法完整程序工程1.算法运行效果图预览将FPGA的拼接结果导入到matlab，显示结果如下：2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序`timescale1ns

简简单单做算法·2023-10-14 15:51

FPGA数字IC的Verilog刷题解析基础版03——奇偶校验（奇偶检测）

`timescale1ns/1nsmoduleodd_sel(input[31:0]bus,inputsel,outputcheck);//*************code***********//

DengFengLai123·2023-10-13 03:54

基于FPGA的图像缩小算法实现,包括tb测试文件和MATLAB辅助验证

部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA的处理结果导出到matlab中显示图像效果：2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序`timescale1ns

简简单单做算法·2023-10-10 13:43

FPGA学习笔记：单次调用@(posedge clk)（没有always）

posedge）触发后只执行一句还是后面的都执行，能不能加beginend只触发某几句；如果能用beginend的话，没有触发上升沿那么这个语句会不会阻塞后面的语句，自己就写了个testbench，代码如下：`timescale1ns

EXCitrus·2023-10-09 12:13

Verilog学习笔记一（反相器、与非门）

设计数字电路的方法演变一、反相器verilog代码//反相器设计`timescale1ns/10ps//1ns为时间单位，10ps的精度modulelearning(A,Y);inputA;outputY

Patarw_Li·2023-10-09 01:30

基于FPGA的图像形态学腐蚀算法实现,包括tb测试文件和MATLAB辅助验证

部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览将FPGA的仿真结果导入到MATLAB,结果如下所示：2.算法运行软件版本vivado2019.2matlab2022a3.部分核心程序`timescale1ns

简简单单做算法·2023-10-08 06:18

rt_gmii2rgmii_interface

`timescale1ns/1psmodulert_gmii2rgmii_interface#(parameterIO_DELAY_GROUP="RGMII_IDELAY_GROUP",parameterintegerIDELAY_VALUE

@晓凡·2023-10-02 11:21

CMTime-基础使用

结构体typedefstruct{CMTimeValuevalue;CMTimeScaletimescale;CMTimeFlagsflags;CMTimeEpochepoch;}CMTimevalue/timescale

userName·2023-10-01 16:55

推荐频道

TimeScale