E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
UVM理论学习
断更赔3万之16/365
理论学习
——U型理论
今日碎碎念：日更进入第16天，自己想开始的结构化写作还没有真正开始。想针对生涯和优势的话题做一些专门的讨论，也没有真正的开始。这些天在跟着混沌大学的星火计划做一些课程学习和复习，强制性的作业输出，每天都有新的思考，很享受这样的思考。混沌大学主讲“创新”，更多的是理念、思维和形而上的抽象思考。学习者更多的是企业家和创业者。我作为一个大学老师，似乎有些“不入流”。但是让我亲切的是，讲课的老师很多是大学
珍珠能量站
·
2023-04-05 11:38
UVM
-1.1学习（二）——
uvm
_cmdline_processor
而在基于
UVM
的验证环境中，我们可以使用另一种方式来获取仿真参数：
uvm
_cmdline_processor。
kevindas
·
2023-04-05 09:34
芯片验证
uvm
UVM
-1.1学习（三）——`
uvm
_object_utils的本质
在
UVM
中，我们经常使用`
uvm
_object_utils或者`
uvm
_component_utils来将
uvm
_object/
uvm
_component注册，但很多同学并不清楚注册是怎么实现的，因此本文主要分析下
kevindas
·
2023-04-05 09:04
芯片验证
uvm
`
uvm
_do宏如何与底层的driver进行交互
文章目录前言一、`
uvm
_do宏与底层driver交互的方式总结前言在张强《
UVM
实战》中的179页，提到了“
uvm
_do系列宏其实是将下述动作封装在一个宏中”，这句话大概的提到了
uvm
_do这个宏里边的具体实现
hh199203
·
2023-04-05 09:03
UVM
UVM
uvm_do
交互
具体实现
【从零开始学习
UVM
】6.4、
UVM
激励产生 ——
uvm
_do 宏详解
请注意，start方法的call_pre_post字段设置为0，这意味着在使用这些序列宏时，序列的pre_body和post_body方法将永远不会被调用。否则，执行流程与通过start方法执行序列时类似。文章目录执行序列宏介绍Example执行序列宏介绍使用序列宏的优点是可以使用内联约束，但是您失去了控制执行sequence中pre_body和post_body方法调用的能力。通过创建item、
ReRrain
·
2023-04-05 09:19
#
从零开始学习
UVM
UVM
数字IC
数字IC验证
兴成长，让我幸福成长—记2019年兴成长计划信息技术心得体会
在这短短三期课学习的日子里，对我来说受益非浅，不论在
理论学习
方面，还是在实践操作上都得到了很大的提高，让我对信息技术有了更新认识和学习兴趣。下面我就把这次培训，所学的点点滴滴与大家分享。
信丰447罗冬廉
·
2023-04-05 06:31
2022-07-27
三组张丽丽现代物流学院1.思想近期学习了从“心”开始重“新”出发学院党委
理论学习
中心组暑期读书会暨2022年度半年工作会议发言材料。
Rebecca_7360
·
2023-04-05 03:25
好父母智慧成长网络班
焦点
理论学习
初级一班坚持分享第121天初级二班第27天:2020-12-24今天下午第三节课，我班男、女生获得跳大绳比赛总分第一名的好成绩。孩子们兴高采烈欢呼雀跃！那一刻，感觉所有孩子都是那么的可爱！
墙角里的向日葵
·
2023-04-04 19:11
UVM
学习笔记--sequence和sequencer
1.UVMsequence机制的意义
UVM
的sequence机制最大的作用就是将testcase和testbench分离开来。
wonder_coole
·
2023-04-04 18:16
UVM
IC
前端设计
SystemVerilog
java sequencer_
UVM
学习笔记--sequence和sequencer(转)
1.UVMsequence机制的意义=======================
UVM
的sequence机制最大的作用就是将testcase和testbench分离开来。
Terminucia
·
2023-04-04 18:10
java
sequencer
UVM
实战 卷I学习笔记13——
UVM
高级应用（4）
目录聚合参数聚合参数的定义聚合参数的优势与问题config_db换一个phase使用config_db*config_db的替代者*set函数的第二个参数的检查聚合参数聚合参数的定义验证平台用到的参数有两大类，一类是验证环境与DUT中都要用到的参数，这些参数通常都对应DUT中的寄存器，前面已经将这些参数组织成一个参数类；另一类是验证环境独有的，比如driver中要发送的preamble数量的上限和
菜鸡想要飞
·
2023-04-04 18:08
UVM实战卷I
学习笔记
测试用例
功能测试
模块测试
测试覆盖率
uvm
里如何插入断点_
UVM
——控制打印信息
uvm
_component直接继承自
uvm
_report_object，所以component继承了一些设置report的函数。
龚禧学长
·
2023-04-04 18:35
uvm里如何插入断点
IC验证——
UVM
学习
UVM
是一种基于Systemverilog的验证方法学，其特征是提供用于基本验证结构和可调用的基础类库，可让验证工程师快速搭建可靠的验证框架。
KGback
·
2023-04-04 18:26
数字IC验证
UVM
UVM
IC验证——
UVM
学习——验证平台中的组件
UVM
验证平台可以看成是由多个模块组合在一起，通过把这些模块放在一起利用接口和DUT连接起来，从而最终实现验证的目的。
KGback
·
2023-04-04 18:26
UVM
UVM
UVM
_COOKBOOK学习【Testbench Architecture】
关注微信公众号摸鱼范式，后台回复COOKBOOK获取COOKBOOK原本和译本PDF度盘链接TestbenchArchitectureUVMTestbenchArchitectureUVMtestbench是使用SystemVerilog(动态)类对象与SystemVerilog(静态)接口和结构化层次结构中的模块交互构建的。层次结构由功能层组成，testbench的中心是被测设计(DUT)。事务
空白MAX
·
2023-04-04 18:54
python
java
编程语言
spring
设计模式
UVM
_COOKBOOK学习【DUT-Testbench Connections】
关注微信公众号摸鱼范式，后台回复COOKBOOK获取COOKBOOK原本和译本PDF度盘链接将testbench连接到DUT概述本节，我们主要讨论将UVMtestbench连接到RTLDUT的问题。UVMtestbench对象不能直接连接到DUT信号来驱动或采样。driver和monitor组件对象与DUT之间的连接是通过一个或多个具有静态信号端口的BFM组件间接实现的。这些BFM组件以modul
空白MAX
·
2023-04-04 18:54
python
java
设计模式
数据库
linux
IC验证培训——一种自动编写
UVM
testbench的方法
UVM
方法的强大是毋庸置疑的，但同时
UVM
却也不是那么容易掌
路科验证
·
2023-04-04 18:19
SV语言与UVM应用
testbench
IC验证培训
路科验证
SystemVerilog
UVM模板
UVM
寄存器模型(三) ——
uvm
环境中加入寄存器模型的步骤
文章目录前言0.
uvm
环境中加入寄存器模型的步骤1.保证前门访问正常2.编写ralf文件3.生成
UVM
格式的寄存器模型4.编写
UVM
寄存器模型的适配器5.将寄存器模型加入到验证环境中6.编写并执行能够访问寄存器模型的
hh199203
·
2023-04-04 18:17
UVM
uvm
寄存器模型
uvm加入寄存器模型
方法
步骤
诙谐有趣的《
UVM
实战》笔记——第二章 一个简单的
UVM
验证平台
而刚好最近想要重新看一下强哥《
UVM
实战》的第二章，所以决定试试看这种方
Hardworking_IC_boy
·
2023-04-04 18:46
UVM实战笔记
芯片
UVM
uvm实战
uvm
_event，
uvm
_event_pool和
uvm
_event_callback用于
UVM
不同组件同步
摘自
UVM
通信篇之六：同步通信元件（上）在之前SV的章节中，我们为大家介绍了SV中用来做线程间同步的几种方法，它们分别是semaphore、event和mailbox。
cy413026
·
2023-04-04 18:16
soc
Tools
uvm
中v_sequencer的使用
v_sequencer主要是为v_seq来服务分配不同的sequencer。使得v_seq中的子sequence可以在不同的sequencer上启动，起一个连接的作用。首先，说v_sequencer中定义了所有testbench中可以使用的sequencer的别名。这些别名用来分配给子sequence。这些别名与真正sequencer的连接一般是放在env里面。而sequence启动sequenc
super_naonao_study
·
2023-04-04 18:10
UVM
system
verilog
学习
UVM
自学笔记3——项目之三——从零开始搭建ahb_sramc验证平台
创建如下所示的目录结构：2.在tb的文件下：顶层的testbench如下：在tb中，第24行的代码将
uvm
宏相关的内容include进来，第26行的代码把
uvm
_pkg包导入进来，然后将agent相关的包
IC_SH
·
2023-04-04 18:40
硬件架构
systemverilog
【从零开始学习
UVM
】3.5、
UVM
TestBench架构 ——
UVM
Sequencer [
uvm
_sequencer]
建议扩展
uvm
_sequencer基类，因为它包含了允许sequence与driver通信所需的所有功能。基类是由可以被sequencer处理的requset和responseitem类型参数化的。
ReRrain
·
2023-04-04 18:31
#
从零开始学习
UVM
数字IC
UVM
数字IC验证
2022-01-16 - 草稿
现就一年来的履职情况及廉政建设、落实意识形态工作情况作如下汇报：一、加强
理论学习
，不断提高自身能力以加强学习为着力点，积极落实意识形态工作责任制，提高政治站位。
郭建武
·
2023-04-04 17:58
贯彻党的创新理论作为思想武装
深刻阐述用科学理论武装头脑的重要意义、基本要求、正确方法，为广大党员干部强化
理论学习
，永葆马克思主义政党的先进性和纯洁性指明了方向和路径。
溡洸_db55
·
2023-04-04 01:02
厚实
理论学习
让年轻干部走上成长“快车道”
“党员干部一定要加强
理论学习
、厚实理论功底，自觉用新时代党的创新理论观察新形势、研究新情况、解决新问题，使各项工作朝着正确方向、按照客观规律推进。”
Robbenbao
·
2023-04-03 18:21
问题即资源
不过肌动学就有这个好处，会创造机会让学习者身历其境，让学习者从事实得到反馈，“真正学会”而非只是“头脑学习”或者叫“
理论学习
”。
琳srt执行师
·
2023-04-03 16:31
UVM
——sequence & item
此处sequence泛指
uvm
_sequence_item类，item泛指
uvm
_sequence_item类。
沃.兹基.契德
·
2023-04-03 13:02
UVM
其他
网络
java
开发语言
UVM
入门与进阶学习笔记14——sequence和item
目录SequenceItemItem和Sequence的关系FlatSequenceHierarchicalSequencesequence指的是
uvm
_sequence类，而item指的是
uvm
_sequence_item
菜鸡想要飞
·
2023-04-03 13:31
UVM入门与进阶
测试用例
测试覆盖率
功能测试
UVM
入门与进阶学习笔记15——sequencer和driver
目录端口和方法事务传输过程分析（重点）通信时序driver同sequencer之间的TLM通信采取get模式，即由driver发起请求，从sequencer一端获得item，再由sequencer将其传递至driver。作为driver，永远停不下来，只要它可以从sequencer获取item，它就一直工作。sequencer和item只应该在合适的时间点产生需要的数据，怎么处理数据则由drive
菜鸡想要飞
·
2023-04-03 13:31
UVM入门与进阶
测试覆盖率
测试用例
功能测试
UVM
入门与进阶学习笔记17——寄存器模型（2）
目录寄存器模型集成总线UVC的实现总线UVC解析MCDF寄存器设计代码Adapter的实现Adapter的集成访问方式前门访问后门访问前门与后门的比较前门与后门的混合应用寄存器模型集成总线UVC的实现MCDF访问寄存器的总线接口时序较为简单。控制寄存器接口上首先需要在每个时钟解析cmd。cmd为写指令时，需要把数据cmd_data_in写入到cmd_addr对应的寄存器中。cmd为读指令时，需要从
菜鸡想要飞
·
2023-04-03 13:31
UVM入门与进阶
测试
UVM
入门与进阶学习笔记2——核心基类
目录
uvm
_object域的自动化copy和clone的区别比较（compare）打印（print）打包和解包（pack&unpack）
uvm
_objectUVM世界的类都是从
uvm
_void根类继承，
菜鸡想要飞
·
2023-04-03 13:01
UVM入门与进阶
测试用例
测试覆盖率
功能测试
UVM
实战 卷I学习笔记5——
UVM
基础（1）
uvm
_component与
uvm
_object
目录
uvm
_component派生自
uvm
_object常用的派生自
uvm
_object的类常用的派生自
uvm
_component的类与
uvm
_object相关的宏与
uvm
_component相关的宏
uvm
_component
菜鸡想要飞
·
2023-04-03 13:00
UVM实战卷I
学习笔记
开发语言
测试用例
功能测试
UVM
实战 卷I学习笔记5——
UVM
基础（3）field automation机制
机制相关的宏*fieldautomation机制的常用函数fieldautomation机制中标志位的使用*fieldautomation中宏与if的结合fieldautomation机制相关的宏最简单的
uvm
_field
菜鸡想要飞
·
2023-04-03 13:30
UVM实战卷I
学习笔记
开发语言
测试用例
【
UVM
基础】3、核心基类和机制
核心基类
uvm
_objectUVM中所有的类都是从一个
uvm
_void类中继承过来的，这类没有任何的方法和变量，只是一个虚类，等待着他的子类去开发他。
Thomas-w
·
2023-04-03 13:57
#
UVM基础知识
UVM
uvm
_primer ch21
uvm
transaction/copy/clone/get_type
uvm
_primerch21uvmtransactionMOOCOWclone_me函数transaction重写get_type()typedef在driver中常用clonecopy（）、clone
黄埔数据分析
·
2023-04-03 13:57
UVM_PRIMER
uvm
类库搜索_如何从零开始构建一个可用的
UVM
验证平台
上一节图片中说明了
uvm
平台中的各个组件以及其基本功能。这些组件相互连接构成了整个平台，那对于这些由类例化来的组件，我们是否需要完整的开发他们的全部功能呢？
蒋寻
·
2023-04-03 13:26
uvm类库搜索
《
UVM
实战》学习笔记——第三章
UVM
基础
文章目录前言一、
uvm
_component两大特性二、常用派生自
uvm
_object的类二、常用派生自
uvm
_component的类三、相关的宏四、树形层次结构获取函数五、field_automation
_lalla
·
2023-04-03 12:48
《UVM实战》学习笔记
学习
Sequence和Item
一、概述sequence指的是
uvm
_sequence类，而item指的是
uvm
_sequence_item类。
煎丶包
·
2023-04-03 12:47
UVM
UVM
芯片验证
（2）
UVM
基础之核心基类和组件家族
核心基类和组件家族核心基类
uvm
_component与
uvm
_object常用派生自
uvm
_object的类常用派生自
uvm
_component的类与
uvm
_object相关的宏与
uvm
_component
数字ic攻城狮
·
2023-04-03 12:47
UVM验证方法学
systemverilog
verilog
芯片
数字验证学习笔记——
UVM
学习3 核心基类
一、核心基类
UVM
世界中的类最初都是从一个
uvm
_void根类（rootclass）继承来的，而实际上这个类并没有成员变量和方法。
海纳百川13
·
2023-04-03 12:16
验证学习
UVM
学习
UVM
学习整理——
UVM
整体介绍
目录一、典型
UVM
验证平台介绍1.1典型
UVM
验证平台的主要组成和基本功能1.2
UVM
类库地图1.3
UVM
常用类的继承关系一、典型
UVM
验证平台介绍1.1典型
UVM
验证平台的主要组成和基本功能driver
Like_ai
·
2023-04-03 12:34
芯片验证-UVM
集成测试
模块测试
功能测试
uvm
中的clone是怎么一回事
在
uvm
中，我们经常使用clone()来拷贝对象的一个副本，clone()会将对象复制一份，并返回这个复制版本的句柄。
kevindas
·
2023-04-03 12:31
芯片验证
UVM
基础知识——各组件
一、
UVM
框架1.
UVM
是一个以SystemVerilog类库为主体的验证平台开发框架。也就是基于SV语言写的用于验证的代码库和对应的验证规范。
Flying_Bird089
·
2023-04-03 12:49
fpga开发
【从零开始学习
UVM
】2.5、
UVM
基础功能 ——
UVM
Object Copy/Clone
uvm
_object有许多常见的函数，如print、copy和compare，这些函数对所有子类都可用，并且如果在类定义中使用
UVM
自动化宏，则可以直接使用。
ReRrain
·
2023-04-03 12:09
#
从零开始学习
UVM
UVM
数字IC验证
搭建一个
UVM
环境(一) 基本验证环境
interfaceuvm里面interface与systemverilog的是一样的，在这里就不做介绍；interfaceadder_if#(parameterDA_WID=10)(inputclk)logic[DA_WID-1:0]data_a;logic[DA_WID-1:0]data_b;endinterfacetransactionuvm里面的transaction与systemveril
小胖子果果
·
2023-04-03 11:06
UVM自学记录
UVM
IC芯片验证 - 手把手教你搭建
UVM
验证环境
这是一个
UVM
的demo项目:做一个包含绝大部分组件的
uvm
(sequencer,driver,monitor,agent,scoreboard,model),验证一个同向放大器的dut,主要验证点是(
陈君豪
·
2023-04-03 11:53
IC设计验证
芯片
uvm
ic验证
systemverilog
UVM
入门-lab5
lab5知识点寄存器：是模块之间相互交流的窗口，硬件的各个功能可以通过由处理器配置功能以及访问状态，与处理器之间的通话是通过寄存器的读写来实现的。寄存器按照地址索引的关系是按字word（32bits）对齐的，寄存器有多个域，每个域的属性可以不相同，reserved域表示该域所包含的比特位暂时保留以作日后的功能扩展所用，对保留域的读写不起任何作用。一个寄存器可以由多个域构成，而多个域可以包含多个比特
Hsykl
·
2023-04-03 11:10
IC验证学习笔记
fpga开发
硬件工程
【
UVM
实战练习项目】4、
UVM
验证环境基本框架搭建（实例三）
实例三相对于实例二有以下变化：在packet_sequence中引入了变量，这些变量可被顶层配置，从而实现对发包数量的控制；增补了reset_sequence，可调用factory用于覆盖，提高代码的可重用性；增补了reset_agent，在reset_agent中将reset_sequencer例化，注意数据包参数变化reset_tr，生产新型数据，提高重用性；在router_env中例化res
ReRrain
·
2023-04-03 11:28
#
UVM实战练习项目
数字IC
数字IC验证项目
试用期遇上医疗期，HR考虑需全面-104-90-54-951
【
理论学习
：试用期员工因伤住院无法进行转正考核，HR如何处理？员工小王入职公司刚2个月就因病一直在住院治疗，无法正常工作。
萌萌2020
·
2023-04-03 11:13
上一页
14
15
16
17
18
19
20
21
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他