Ultrascale+

基于xilinx 平台的dma调试体会

1.AXI协议介绍XilinxZYNQ或者UltraScale+芯片集成了ARM核和传统FPGA，具有硬件集成度高，ARM和FPGA的通信速率快，外部接口可灵活配置等优点。
FPGA er·2022-02-04 17:50

Xilinx全新Virtex UltraScale

，（NASDAQ:XLNX））宣布推出专为联网和存储加速而优化的UltraScale+FPGA产品系列最新成员Virtex®UltraScale+™VU23PFPGA，通过独特方式综合多种资源，实现了更高效率数据包处理和可扩展的数据带宽
fpga&matlab·2021-01-29 20:10

Xilinx SDSoC支持16nm ZynqUltrascale+ MPSoC软件定义编程

(NASDAQ:XLNX))今天宣布推出SDSoC™开发环境2016.1版，支持Zynq系列SoC和MPSoC使用C和C++语言进行软件定义编程,并支持近期新推出的16nmZynq®UltraScale
GMY20·2020-07-27 11:14

zynq ultrascale+ AMP（ultra96-v2）方案验证

基于ultra96v2的amp方案验证目标计划1.zu3eg下4*apu部署linux+ubuntu16.04操作系统2.zu3eg下2*rpu部署freertos系统3.rpu的程序固件由apu的系统启动后再进行加载4.apu与rpu完成可靠通信5.rpu控制can外设，硬件定时器，完成在20ms的周期定时下向外发送can信号6.在满足5的情况下完成rpu控制can接收数据并发送给apu的lin
tccxy·2020-07-27 10:00

DDR4 MIG IP核 FPGA使用及读写测试

本次DDR4读写采用的就是这个IP核，不过7系的FPGA与UltraScale系的FPGA所所对应的MIGIP核在客制化上有所区别，本文暂且只讨论UltraScale+系列FPGA所对应的MIGIP核，
知芯科技·2020-07-14 12:56

【Zynq UltraScale+ MPSoC解密学习5】Zynq UltraScale+的RPU

目录一、简单介绍二、Cortex-R5的结构（单核）2.1DataProcessingUnit2.2Load/StoreUnit2.3PreFetchUnit2.4L1memorysystem2.4.1Icache和Dcache2.4.2MemoryProtectionUnit（MPU）2.4.3Tightly-CoupledMemory（TCM）接口2.4.4Errorcorrectionand
xinxulsq·2020-07-06 09:25

【Zynq UltraScale+ MPSoC解密学习10】Zynq UltraScale+的PS互连

目录一、功能介绍二、互连框图2.1FPDMainSwitch2.2Cache一致性互连2.2.1FullCoherency2.2.2I/OCoherency2.2.3ACPCoherency2.3互连子模块三、互连寄存器一、功能介绍PS互连由多个Switch组成，这些Switch通过高级可扩展接口（AXI接口）点对点连接系统资源，用于master口和slave口之间传输地址、数据以及响应事务。AR
xinxulsq·2020-07-06 09:25

【Zynq UltraScale+ MPSoC解密学习3】Zynq UltraScale+的GTx

目录一、几个基本概念1.1Serdes1.2GT二、ZynqU+的High-SpeedSerialI/O2.1PS-GTR2.2GTH/GTY一、几个基本概念1.1SerdesSERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种主流的时分多路复用(TDM)、点对点(P2P)的串行通信技术。即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(
xinxulsq·2020-07-06 09:24

【Zynq UltraScale+ MPSoC解密学习1】Zynq UltraScale+的基本介绍

目录前言ZynqUltraScale+是啥？和Zynq-7000的比较处理器FPGA（PL）其他（参考ug1085）ZynqU+的应用前言前言就是唠嗑。接触Zynq已一年有余，之前一直是在玩Zynq-7000，最近因为某些原因需转战ZynqUltraScale+，于是开启了学习和应用的新征程。Zynq-7000的基础资料满大街，U+的会少点，不知道是因为用的人相对较少还是因为觉得差异不大的原因，这
xinxulsq·2020-07-06 09:24

ZYNQ UltraScale+ MPSoC USB2.0接口裸机驱动（Mass Storage）

概要ZYNQUltraScale+MPSoC支持支持USB3.0，其功能通过PS侧GTR接口实现。实际设计中，有时希望仅支持USB2.0即可。这里，概要描述仅需要USB2.0场景下的软硬件设计及调试过程。我们在实际设计中，采用了与ZCU102相同的USBPHY芯片（Microchip/USB3320）。硬件设计设计中，首先需要保证PHY器件处于正常工作状态，这里要根据PHY器件的器件手册，进行确认
wrong_jian·2020-07-06 07:23

Zynq UltraScale+ MPSoC配置DDR4参数

ZynqUltraScale+MPSoC配置DDR4参数前言自己做自己的嵌入式产品一般要选择合适的DDR，而这里开发板给的是4GB的UIMM的DDR4，也就是电脑上用的，所以用不了，只能自己挂载Component，这里说一下配置的过程，如何从PDF中拿出参数来参考手册：UG1085P201开始ZynqDDR控制器1、首先看一下ZynqMPSoC支持的DDR，这里的手册是UG1085，首先是最大支持
Donce Jiang·2020-07-06 05:28

Zynq UltraScale+ MPSoC EV系列VCU应用通路搭建

ZCU106开发板VCU应用通路搭建前言编译换了台主机，果然快了很多，下面说一下VCU通路的搭建。其中最主要的是给VCU部分提供时钟，下面说一下准备1、petalinux2、vivado3、官方demo进行学习，连接如下：https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/25329832/Zynq+UltraScale+MPSoC+VCU+
Donce Jiang·2020-07-06 05:58

ZCU104开发板：开发板介绍1

简介嵌入式视觉低成本（EVLC）开发套件使汽车，AR/VR，无人机，机器视觉和工业视觉开发人员能够在Zynq®UltraScale+™MPSoCXCZU7EV-2FFVC1156器件上构建设计原型和测试他们的设计
成电一枝花·2020-07-06 03:44

ZYNQ Ultrascale+ Petalinux 开发环境搭建 && FSBL

ZYNQMPUltrascale+Petalinux环境搭建1.简介ZynqUltraScale+MPSocxcu19eg-ffvc1760-2-iVivado17.4petalinux17.4(建议使用最新的SDKIDE)Ubuntu16.042.环境搭建1.1.安装软件包手动更新镜像源：设置完成后，输入命令更新软件源：sudoapt-getupdate安装软件包sudoapt-getinsta
Kuens·2020-07-05 00:19

Zynq UltraScale+ MPSoC 的多媒体功能解决方案（连载四）——应用示例

ZynqUltraScale+MPSoC的多媒体功能解决方案（连载四）应用示例ZynqUltraScale+MPSoC的可扩展电源、高性能和专用引擎使其成为许多应用的理想选择。视频会议应用ZynqUltraScale+MPSoC支持高端视频会议端点。视频会议端点是用来进行点对点视频通话的终端。一个完整的双向视频会议系统由一个视频摄像头和一个基本单元组成，该基本单元与每个位置的视频显器连接。两个基础
小人物r·2020-07-04 23:32

Zynq UltraScale+ MPSoC 的多媒体功能解决方案（连载五）——优势总结

ZynqUltraScale+MPSoC优势ZynqUltraScale+MPSoC的灵活性能加速计算密集型应用程序，在GPU、CPU和PL之间共享工作负载，在PL中可卸载复杂的算数计算以实现硬件加速，并且在APU上可预先计算OpenGL着色语言(GLSL)一致变量。GPU着色器核心上的计算仅适用于顶点和片断之间不同的值。整批顶点中所有保持常量的值在CPU上处理最为有效。在某些任务中，即使对于非常
小人物r·2020-07-04 23:32

Zynq UltraScale+ MPSoC 的多媒体功能解决方案（连载三）

集成型可编程逻辑(PL)除视频编解码器和图形处理之外，多媒体应用还需要其他重要组件，如视频数据的输入输出管理,以及处理高速视频数据的功能。ARMCortex-A53核心、存储器单元和ZynqUltraScale+MPSoC的诸多外设相结合，为管理和捕获多个不同来源的数据发挥了关键作用，而后再向VCU提供数据。USB和以太网等PS外设可用于摄像机、网络相机与网络摄像头等视频流设备。在PL内可设计定制
小人物r·2020-07-04 23:32

Zynq UltraScale+ MPSoC 的多媒体功能解决方案（连载二）

VCU软件堆栈可用ZynqUltraScale+MPSoC结合常见的多媒体框架GStreamer，来开发硬件加速型多媒体应用。GStreamer采用的插件模型可分为三大功能：源极、过滤和汇极插件。通过链接不同的插件/元素，可创建实现美的回放或捕获等具体任务的流水线。GStreamer提供的gst-omx插件能在ZynqUltraScale+MPSoC器件上执行硬件加速视频编码与解码。GStream
小人物r·2020-07-04 23:31

Xilinx基于PCIE的部分重配置实现（一）

值得说明的是，基于PCIE的部分可重构需在ultrascale系列及ultrascale+芯片才能实现，具体哪些系列能实现哪种配置方式如下图所示：图1本质上来说，无论是JTAG还是ICAP或者MCAP以及其它
Evening_FPGA·2020-07-04 20:17

Xilinx Zynq UltraScale+ MPSoC VCU ROI Demo跑

一、前言ZU7EV系列MPSoC集成了硬件视频编解码IPVCU，可进行H264/H265视频编解码。Xilinx提供了VCU参考TRD，此外，还提供了一个VCU+DPU的参考设计：ZynqUltraScaleMPSoCVCUTRD。该wiki提供了2个下载地址，其中带v1.0是较新的（https://www.xilinx.com/member/forms/download/eula-xef.htm
kanojoy·2020-07-04 20:17

Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第四篇]相机和接口板

XilinxZYNQUltraScale+MPSoC应用专栏系列连载[第四篇]相机和接口板作者：hello，panda连载[第三篇]讲过，要设计一块接口板和Xilinx官方开发板ZCU104对接来做验证。接口板有两块，分别是相机板和扩展板，相机板搭载SonyIMX172/117传感器；接口板包括FMC插座、万兆以太网SFP+接口、千兆以太网PHY接口和若干引出的IO（可用作MIPIDSI、LVDS
_Hello_Panda_·2020-07-04 17:46

Xilinx Zynq UltraScale+ MPSoC应用专栏系列连载[第一篇]写在前面

一、写在前面FPGA是可编程芯片，因此FPGA的设计方法包括硬件设计和软件设计两部分。硬件包括FPGA芯片电路、存储器、输入输出接口电路以及其他设备；软件即是相应的HDL程序以及最新非常流行的基于高层次综合的程序方法，如Xilinx的一系列工具HLS、SDSoC和Altera的SoCEDS等。（1）选择FPGA（SoC）的若干理由a）FPGA具有现场可编程能力，即使产品已经投入市场，也可根据特殊应
_Hello_Panda_·2020-07-04 17:46

闲话Zynq UltraScale+ MPSoC （连载1）——忆老前辈Zynq-7000

闲话ZynqUltraScale+MPSoC作者：Hello，Panda时隔三年，Xilinx推出了其全新的异构SoC，大名叫ZynqUltraScale+。相比它的前辈Zynq-7000，这款SoC功能显得更加强劲：最显著的变化是新加入了GPU和视频编解码器，PS端的高速接口更加丰富。按照Xilinx官方的说法，ZynqUltraScale+主要针对控制、图像和网络这三大块，比如说汽车辅助驾驶、
_Hello_Panda_·2020-07-04 17:15

Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第二篇]器件概览

XilinxZYNQUltraScale+MPSoC应用专栏系列连载[第二篇]器件概览作者：Hello,PandaZynqUltraScale+MPSoC是Xilinx推出的第二代多处理SoC系统，在第一代Zynq-7000的基础上做了全面升级。一、概述ZynqUltraScale+MPSoC系列器件共有四个大的系列，分别是CG系列、EG系列和EV系列，其中EG系列和EV系列提供汽车级和军品级器件
_Hello_Panda_·2020-07-04 17:15

闲话Zynq UltraScale+ MPSoC （连载2）——架构和电源要求

--续前文作者：Hello，PandaZynqUltraScale+MPSoC架构Xilinx新一代Zynq针对控制、图像和网络应用推出了差异化的产品系，这在Xilinx早期的宣传和现在已经发布的文档里已经说得很清楚了。她的产品系如图2所示。图2产品表从图2看到，这个系列的Zynq算是8核（或9核）异构产品：四核的ARM-CortexA53CPU、双核的Cortex-R5RPU、Mali-400G
_Hello_Panda_·2020-07-04 17:15

Xilinx ZYNQ UltraScale+ MPSoC应用专栏系列连载[第三篇]写一篇简单需求

XilinxZYNQUltraScale+系列连载[第三篇]写一篇简单需求作者：hello，panda离上篇博客发布已经有很长的时间了，请原谅楼主，一个是小Panda降临需要照顾，另一个是确实这段时间的工作太忙，拖到今天才开始动笔写第三篇。做事情讲究个“谋定而后动”，做研发尤其如此，准备工作一定要做得充分了，需求一定要理解明确了，方可开始吭哧吭哧继续往下干。楼主先准备以ZCU104为平台，实现一个
_Hello_Panda_·2020-07-04 17:15

Zynq UltraScale＋ MPSoC Ubuntu part 2 - Building and Running the Ubuntu Desktop From Sources

https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841937/Zynq+UltraScale+MPSoC+Ubuntu+part+2+-+Building+and+Running+the+Ubuntu+Desktop+From+Sourceshdf用自己的，新建工程。earlyconclk_ignore_unusedearlyprin
写写代码想想她·2020-07-04 11:10

xilinx SoC学习笔记之PetaLinux

该解决方案旨在提升设计生产力，可与Xilinx硬件设计工具配合使用，以简化针对Versal、Zynq®UltraScale+™MPSoC、Zynq®-7000SoC{12}和MicroBlaze™的Linux
浩瀚之水_csdn·2020-07-04 10:14

Zynq UltraScale+ MPSoC 多媒体应用

消费者渴望更高的视频质量，推动了视频技术的发展。MPSoC基于Zynq-7000SoC，包括一个可编程逻辑(PL)的桥接处理系统(PS)，但它在ZynqUltraScale+MPSoC进行了额外的扩展，因而非常适合多媒体应用领域。主要的区别包括:针对UHD-4K集成了支持H.264/H.265的视频编解码器单元，适用但不仅仅适用于监控、视频会议、嵌入式视觉和一些广播应用等领域，实现低时延的编码，同
weixin_30849403·2020-07-04 02:54

Zynq UltraScale+ ZCU102入门教程01-GPIO流水灯

0.前言—永远的流水灯之前玩过ZYNQ7020的板子，现在上手ZCU102；鉴于ZCU102的资料极少，仅可参考的教程只有官方文档，所以想写一系列教程，算是做个笔记，也为后来者提供参考。本章作为入门教程的第一章，偏重于整个工程的搭建，让大家能够快速点亮ZCU102上的流水灯，原理部分不做详解；开发环境：**Vivado2017.4VivadoSDK**1.硬件环境搭建step1.启动vivado2
狂奔的蜗牛210·2020-07-04 02:08

Zynq UltraScale+ ZCU102入门教程02-BRAM的读写

0.前言上一章介绍了GPIO点亮了ZCU上的8个流水灯，今天介绍BRAM的读写。BRAM是BlockRAM的缩写，它的作用主要是作为数据的缓存，用于IP和内存之间的少量数据交互，CPU提前将数据存入BRAM，当IP需要BRAM中的数据时，可直接从BRAM里面读取。上一章利用的是官方例程，细心的人可看到其实上一章已经生成了BRAM，所以这一章我们仍然基于上一章的工程来做。掌握内容：单口BRAM的读写
狂奔的蜗牛210·2020-07-04 02:08

Zynq UltraScale+ MPSoC 的多媒体功能解决方案（连载一）——方案概述

消费者渴望更高的视频质量，推动了视频技术的发展。MPSoC基于Zynq-7000SoC，包括一个可编程逻辑(PL)的桥接处理系统(PS)，但它在ZynqUltraScale+MPSoC进行了额外的扩展，因而非常适合多媒体应用领域。主要的区别包括:针对UHD-4K集成了支持H.264/H.265的视频编解码器单元，适用但不仅仅适用于监控、视频会议、嵌入式视觉和一些广播应用等领域，实现低时延的编码，同
小人物r·2020-07-04 00:15

Xilinx ZCU106开发详解（Xilinx Zynq UltraScale+ MPSoC）

ZCU106开发详解之Petalinux2018.1安装创建Petalinux工程全记录ZCU106开发详解之VIVADO开发环境的安装ZCU106开发之PL侧闪灯ZCU106开发之PS侧MIO闪灯ZCU106开发之AXI_BramZCU106开发之AXI_HPZCU106开发之AXI_DMAZCU106开发之SFPZCU106开发之PL侧DDR4ZCU106开发之PS侧SD卡FAT32文件系统Z
lixiaolin126·2020-07-04 00:44

调试开发板 ZCU102 （Zynq Ultrascale+ MPSoC ） 遇到 program interpreter 不匹配问题

Athor:DriverMonkey测试环境：开发机---Ubuntu5.4.0-6ubuntu1~16.04.10开发板---ZynqMPZCU102Rev1.0问题现象：自己编译的环境的APP到开发板上运行有如下错误----sh:./a.out:Nosuchfileordirectory问题原因：由于开发板上的lib使用的programinterpreter与我自己编译的程序使用的progra
DriverMonkey·2020-06-24 19:41

闲话Zynq UltraScale+ MPSoC （连载3）——启动加载

作者：Hello，PandaPart2：ZynqUltraScale+MPSoC启动熊猫君在这里讨论启动(Boot)，主要是想聊它的启动设备和启动方式。看看启动设备是否广泛支持，启动方式是否简洁高效。至于加密等安全性处理暂时不谈，先跑起来再说。(1)启动方式和Zynq-7000类似，ZynqUltraScale+MPSoC也是三级启动方式，只是Xilinx又给它们起了一个新名字,启动分为以下三级：
_Hello_Panda_·2020-06-23 12:21

zynq ultrascale+ AMP（ultra96-v2）方案验证

基于ultra96v2的amp方案验证目标计划1.zu3eg下4*apu部署linux+ubuntu16.04操作系统2.zu3eg下2*rpu部署freertos系统3.rpu的程序固件由apu的系统启动后再进行加载4.apu与rpu完成可靠通信5.rpu控制can外设，硬件定时器，完成在20ms的周期定时下向外发送can信号6.在满足5的情况下完成rpu控制can接收数据并发送给apu的lin
tccxy_·2019-11-12 11:38

fpga 之cnn高效实现方式

而计算最重要的关键则是如何充分利用fpga内的DSP，目前本人用的主要是ultrascale+，对应的dsp为DSP48e2。
brank_z·2019-06-02 11:11

Zynq UltraScale+ MPSoC新鲜出炉

手头必备的TRMUG1085（http://www.xilinx.com/support/documentation/user_guides/ug1085-zynq-ultrascale-trm.pdf）寄存器手册（http://www.xilinx.com/support/documentation/registers/ug1087/ug1087-zynq-ultrascale-register
kkk584520·2015-11-25 21:00
上一页 1 2 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他