E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
VHDL常见报错
《深入浅出玩转FPGA》笔记1~3
文章目录1初识FPGA1.1FPGA与ASIC1.2FPGA与CPLD1.3Altera与Xilinx1.4Verilog与
VHDL
1.5FPGA基本结构2应用领域2.1片上系统3开发流程该部分是书的第一部分
吉大秦少游
·
2020-08-19 06:13
硬件逻辑与硬件描述
好的DSP论坛
Todesign/analyzedigital/analogfilters,FIR,IIR,FFT,DSP,
VHDL
sourcecode,step/impulseresponse,Bode/Nyquistdiagram
yuyin86
·
2020-08-18 18:14
dsp
pyspark的
常见报错
、问题以及解决方法【持续更新】。
一、报错：Py4JError:Anerroroccurredwhilecallingo46.fit环境：Centos7、Python3.7、spark2.4.6、java1.8.0_211、scala2.11.12报错原因代码段：frompyspark.mlimportPipelinefrompyspark.ml.classificationimportLogisticRegressionfrom
学编程的大大怪
·
2020-08-18 16:45
大数据组件
WebService创建
常见报错
与解决
创建自己的WebService服务时报错与解决：1.错误代码：Thetypejava.lang.CharSequencecannotberesolved.Itisindirectlyreferencedfromrequired.classfiles产生原因：因为电脑上安装多个版本的jdk，由于jre的版本不匹配导致解决方案：把myeclipse的jre配置为更低版本解决方案：把myeclipse的
Felx_chu
·
2020-08-18 15:14
JavaSE学习笔记
VHDL
仿真文件模版
libraryIEEE;useIEEE.STD_LOGIC_1164.ALL;entitytb_ledis--Port();--不用填endtb_led;architectureBehavioraloftb_lediscomponentkey_led--声明待测试模块port(sys_clk:instd_logic;sys_rst_n:instd_logic;key:instd_logic_vec
jiangbeicaizi000
·
2020-08-18 15:46
FPGA
VHDL
驱动群创 TFT LCD AT070TN92
以下为
VHDL
源码。
anhuihbo
·
2020-08-18 14:58
FPGA
【Git/SVN】 Git
常见报错
及处理方法（持续更新...）
Git
常见报错
及处理方法①如果输入
[email protected]
:djqiang（github帐号名）/gitdemo（项目名）.git提示出错信息：fatal:remoteoriginalreadyexists
@Umbrella
·
2020-08-18 10:18
【Git/SVN】
git
git常见报错
SVN
常见报错
无论你是做什么开发，版本控制始终是一个躲不过去的话题，svn算是公司团队最常用的版本控制工具了。由于各种已知和未知的问题，svn常常遇到各种冲突和报错，一般情况我们只需要cleanup（清理）一下就可以解决掉绝大部分的问题，我们今天所要说的肯定就是cleanup解决不了的问题。1、svncleanupfailed–previousoperationhasnotfinished;runcleanup
Czhenya
·
2020-08-17 19:37
ジ﹋★☆『
己
卟
話
』
svn常见错误
svn
CISC模型微处理器设计（
VHDL
实现）
(1)实验题目设计一台CISC模型机，要求具有以下验证程序所要求的功能：输入包含10个整数（无符号数）的数组M，按从小到大的顺序输出这10个数。（A类）(2)嵌入式CISC模型机数据通路框图图1模型机数据通路框图(3)操作控制器的逻辑框图图2操作控制器逻辑框图(4)模型机的指令系统和指令格式1指令系统本系统设计了10条指令：IN1(输入到目的寄存器)，MOV（将一个数送入目的寄存器），MOV1（将
马如林
·
2020-08-17 18:03
微机原理
软件工程
原理
学习 FPGA 经验与书籍
软件编程的思想根深蒂固，看到Verilog或者
VHDL
就像看到C语言或者其它软件编程语言一样。一条条的读，一条条的分析。如果这些菜鸟们始终拒绝去了解为什么FPGA是可以编程的，不去了解FPGA的内
flyingleo1981
·
2020-08-17 12:26
使用原生vue搭建electron
常见报错
折腾了两天，尝试了electron-vue和electron-forge，效果都不怎么理想，electron-vue的electron版本太老，升级坑实在是太多，electron-forge版本不知道怎么更新，最后还是选择原生的vue框架来搭建，查了不少资料，解决了一部分问题创建一个vue+electron项目vuecreateapp一路回车下来cdappvueaddelectron-builde
barzar
·
2020-08-17 04:13
electron
vue
用vs2017编译cocos2dx2.7以上版本
常见报错
的解决
今天刚装cocos引擎，准备跑起来，练练手结果因为vs是2017版本，结果本来在vs2012上能完美运行的cocos2dx代码，结果却翻了车，结果查了一下，得知是vs2017的一些库函数的配置改变了，就我这次遇到的几个比较容易遇到的问题总结一下1.snprintf宏重定义：#error:Macrodefinitionofsnprintfconflicts原因在VS2017前，Windows系统头文
wjysg8408982
·
2020-08-17 04:43
cocos2dx入坑记
IC设计过程
这一步可以使用
Vhdl
或Verilog作为工作语言，EDA工具方面就我所知可以用Synopsys的VSS（for
Vhdl
）、VCS（forVerilog）Cadence的工具也就是著名的Verilog-XL
weixin_30496751
·
2020-08-16 21:01
VHDL
——APB总线读写操作procedure
概述用于simulation的APB总线读写操作procedure，袁神指导，哈哈APB写操作procedureapbwrite(signalpsel:outstd_logic;signalpenable,pwrite:outstd_logic;signalpaddr:outstd_logic_vector(31downto0);signalpwdata:outstd_logic_vector(3
TiH2S
·
2020-08-16 21:13
Zynq
2015总结
VHDL
从一个例子开始-----锁存器
VHDL
的学习从一个例子开始学起-----锁存器的设计。锁存器是一个简单的数字电路，下图是1位锁存器的原理图。
qq_21849797
·
2020-08-16 20:27
VHDL
【Verilog HDL 训练】第 03 天
大神答案：https://t.zsxq.com/JaqzjqR1.了解目录结构：与前端相关的比如文档(doc)，仿真模型(verilog/
vhdl
)，标准单元库(synopsys/symbols)1.了解目录结构
李锐博恩
·
2020-08-16 18:33
#
IC设计，verilog学习链接
id=1614&name=cpsjverilog/
VHDL
设计经验点滴http://www.blog.edu.cn/user2/rickywu/archives/2006/1078817.shtml学EDA
weixin_33943836
·
2020-08-16 16:20
用
VHDL
编写testbench激励文件
最近在做nandflash的擦写，要用
VHDL
编写激励文件做仿真，之前一直用的Verilog，现在总结如何用
VHDL
语言编写testbench。
Jakcia
·
2020-08-16 13:23
HDL
VHDL
和Verilog HDL的区别
小析
VHDL
与VerilogHDL的区别学
Chen_hyer
·
2020-08-16 07:45
HDL
【opencv学习笔记】015之基本阈值操作
如果想看其他有关于OpenCV学习方法介绍、学习教程、代码实战、
常见报错
及解决方案等相关内容，可以直接看我的OpenCV分类：【OpenCV系列】：https://blog.csdn.net/shuiyixin
水亦心
·
2020-08-16 05:10
opencv
URAT通信原理简述 &
VHDL
程序实现
UARTUART（UniversalAsynchronousReceiver/Transmitter）代表通用异步接收器/发送器。这不是像SPI和I2C这样的通信协议，而是微控制器中的物理电路或独立IC。UART的主要目的是发送和接收串行数据。有关UART的最好的事情之一是它只使用两根线在设备之间传输数据。UART通信简介在UART通信中，两个UART直接相互通信。发送UART将来自CPU等控制设
Terry 兰因
·
2020-08-16 03:14
Verilog
VHDL
fpga_flow_led 小程序大注意
moduleflew_led(inputsys_clk,//定义系统时钟为输入inputsys_rst_n,//定义复位为输入outputreg[3:0]led//定义输出位宽为4的reg型led);reg[23:0]cnt;//定义24位的计数器0.2s/20ns至少24位byetalways@(posedgesys_clkornegedgesys_rst_n)//时钟信号上升沿或复位信号下降沿
吃面加香菜
·
2020-08-16 01:30
fpga
fpga
verilog
作品交流：滤波器设计－陷波器仿真
Q：我是一名在校的大学生，学习通信专业，在学习杜勇老师的数字滤波器的MATLAB与FPGA实现—Xilinx/
VHDL
版，第七章的自适应陷波器的FPGA实现的时候，通过使用E7_5_NotchFilter
杜勇老师
·
2020-08-16 00:33
著作回复
VHDL
实现FIFO
FIFOFIFO缓冲器经常使用在很多设计中，成为连接具有相同或者不同时钟的子系统的桥梁，来达到临时访问的要求。下面的代码实现的是深度8字，宽度9bits的的FIFO，包含组合和同步逻辑设计。代码-------------------------------------------------------------------------------------------------------
壹零捌
·
2020-08-16 00:41
FPGA
quartus——基于FPGA的LED呼吸灯设计（
VHDL
语言）
题目针对ETP-MB-1开发板，采用
VHDL
语言，设计合适的数字逻辑系统，实现4路LED灯控制，LED亮度从0~100%变化，各LED灯组合产生呼吸灯效果，每位灯按照1s周期线性亮起，按照2s周期线性熄灭
一桔子
·
2020-08-15 23:53
FPGA随笔
使用ModelSim进行时序仿真
一、准备工作首先需要EDA综合工具生成用于功能或时序仿真的网表文件（
VHDL
为.vho，Verilog为.vo），以及使用EDA仿真工具进行时序仿真时所需要的包含时序延时信息的标准延时格式输出文件（.sdo
jackinzhou
·
2020-08-15 23:04
ModelSim
烦躁而无奈的一次调试-记fpga驱动ad9854
由于暑假的原因，就停停放放的，在家先把
VHDL
简单过了一遍，又反复研究了一下AD9854的datasheet。什么寄存器啊，时序啊都了解的差不多了。一个星期前开始着手编。
hunterlew
·
2020-08-15 23:30
心情
System Verilog（一）声明的位置
verilog用include解决，systemverilog借用
VHDL
的package解决。
dxz44444
·
2020-08-15 22:40
System
Verilog学习笔记
DDS技术之FPGA技术之LPM_ROM生成正弦波
其原理图如下：如图所示，用
VHDL
编程的话，至少需要建立一个加法器、一个锁存器以及一个ROM存储器；加法器用来累加相位或者地址
似水如风
·
2020-08-15 22:58
FPGA
VHDL
呼吸灯源码解析
VHDL
呼吸灯源码解析Date:2016/10/27CSDN主页固有声明使用IEEE库和标准逻辑器件libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all
varC
·
2020-08-15 22:43
vhdl
深度之眼Pytorch框架训练营第四期——Pytorch中
常见报错
总结
PyTorch中的
常见报错
总结Pytorch中报错报错信息非常多，这里简单总结十六种常见的报错信息，方便大家Debug1报错：ValueError:num_samplesshouldbeapositiveintegervalue
Ikerlz
·
2020-08-15 21:58
基于FPGA的
VHDL
语言呼吸灯设计
网上的各种资料讲解地不是很全，希望能把自己的思考分享给大家，一同学习。有不足的地方希望大家能指出，共同进步！1.系统概述本设计在AlteraCycloneIIEP2C35平台上，利用锁相环、计数器等数字电路，产生占空比可随时间自动变化的PWM波形，从而控制LED灯的亮度变化，实现以2s为周期的LED灯的呼吸显示效果。2.系统原理图如图1所示，input和output为输入输出模块。altpll0为
AAUfoa
·
2020-08-15 21:20
FPGA
Ubuntu 18.04 安装 ROS Melodic 中 sudo rosdep init 和 rosdep update 一定能成功的方法，就硬干
1.解决sudorosdepinit问题
常见报错
银时大魔王
·
2020-08-15 20:24
ROS学习记录
ROS
Ubuntu
18.04
安装问题
VHDL
赋值语句、顺序语句与结构描述方式
更正：把上面那句话改成“不在意”。有限状态机：libraryieee;useieee.std_logic_1164.all;entitystatusisport(clk,k:instd_logic;situation:outstd_logic_vector(1downto0));endstatus;architecturertlofstatusistypestate_typeis(s0,s1,s2
学分
·
2020-08-15 19:12
VHDL
VC++6.0运行MFC程序
常见报错
解决办法
VisualC++6.0是微软早期开发的一个IDE。计算机二级考试的官方指定产品。。很多学校教授C/C++也都用得是VC6。VC6体积小，界面简洁。但兼容性很差，在win7,win10上存在很多兼容性问题，现在总结如下：（首先我还是建议使用VisualStudio2015）遇到问题时首先重装，重装不能解决再往下看1,致命错误：无法打开包含文件“xxxxxx.h";cannotfind"xxxx.h
Month7
·
2020-08-15 19:24
vc6
学习日志之synthesis and optimization(2)——Architecture level synthesis
2.这个是干嘛的Architecturelevelsynthesis的最终目的是将输入的behaviordescription（用
vhdl
之类的硬件语言）最终变成sequencinggraph一样的形式
Akimoto Akira
·
2020-08-15 12:12
synthesis
and
optimization
HLS与RTL语言使用情况调查
经常听人说，Verilog或
VHDL
与HLS相比，就好比是几十年前的汇编语言与C语言，HDL迟早会被HLS取代的。这些话已经讲了有一二十年了，还是没有看到HLS取代HDL。
数字积木
·
2020-08-15 12:29
HLS图像处理总结（一）
HLS工具以个人的理解，xilinx将HLS（高层次综合）定位于更方便的将复杂算法转化为硬件语言，通过添加某些配置条件HLS工具可以把可并行化的C/C++的代码转化为
vhdl
或verilog,相比于纯人工使用
weixin_30678821
·
2020-08-15 11:33
高级综合（high-level-synthesis，HLS）：软件算法在FPGA上实现硬件加速的综合工具
high-level-synthesis）：软件算法在FPGA上实现硬件加速的综合工具HLS（high-level-synthesis），高级综合，将C/C++/SystemC编写的软体算法综合成RTL编码（
VHDL
Hk-
·
2020-08-15 10:52
虹科FPGA-HLS
fpga
hls
hardware
算法
并行计算
UART的
VHDL
实现
串口原理标准的串口是接触到的RSR232串口，工业上用的比较多，而我们实际中使用的串口则是在这基础上的简化，只用其中三根线TXD,RXD和地线。串口通信是单线通信，数据在一根线上进行传输，而传输协议为：一帧数据的开始拉低电平，表示开始传输数据；随后串行发送8位bit位，随后紧跟1到2个码元的高电平停止位，此时一帧数据传输完毕，等待下一帧数据传输。数据的传输时间与码元宽度直接相关，而码元宽度由传输的
beautifulzc
·
2020-08-15 05:58
fpga
redis
常见报错
问题
Causedby:org.springframework.beans.factory.BeanCreationException:Errorcreatingbeanwithname'commonRedis':Invocationofinitmethodfailed;nestedexceptionisorg.redisson.client.RedisConnectionException:Can't
独家记忆shine
·
2020-08-15 05:24
IT
【数字系统】基于
VHDL
语言设计电子时钟（Quartus II开发）
采用
VHDL
语言写程序，使用QuartusII进行编程，最后在睿智四代AX4010板子上进行实验验证。二、模块设计按键消抖模块、时钟分频模块、置数模块、秒分时计数模块、蜂鸣器模块、数码管输出模块。
DwD-
·
2020-08-14 21:32
专业课
【opencv学习笔记】008之绘制形状（直线、矩形、椭圆、圆）与文字
如果想看其他有关于OpenCV学习方法介绍、学习教程、代码实战、
常见报错
及解决方案等相关内容，可以直接看我的OpenCV分类：【OpenCV系列】：https://blog.csdn.net/shuiyixin
水亦心
·
2020-08-14 19:54
opencv
C/C++
计算机视觉
Python数据可视化第 2 讲：matplotlib 绘图中文字体设置
1.
常见报错
Fontfamily[‘sans-serif’]notfound1.1报错现象在使用matplotlib绘图时，中文设置（如titile、xlabel、ylabel等）经常出现无法正常展示的问题
Jin_Kwok
·
2020-08-14 16:56
Python数据可视化
springboot集成MyBatis（一）--MyBatis Generator自动生成的使用和坑
generatorConfig.xml文件2.设置pom.xml3.项目根目录下执行`mvnmybatis-generator:generate`4.说明5.搭建运行mybatis的配置6.缺少mybatis配置的一些
常见报错
信息
一直向前的Zxddd
·
2020-08-14 08:26
springboot
mybatis
generator
springboot
mybatis
generator
自动生成
QUARTUS15.0和MODELSIM联合仿真
建立工程项目建立
VHDL
文件在左边导航栏FILES中对应看到vhd后缀的文件H:\FPGA\EDA\eda_01\halfadder.vhd；也可以开始在文本中进行编辑，也可以在本地创建记事本后写入保存后修改后缀为
XuliangYu_tyut
·
2020-08-14 07:47
单片机与嵌入式
FPGA
FastDfs优化---解决RuntimeException: Unable to borrow buffer from pool问题
(附架构图)Fastdfs—基本介绍和底层模型详解Fastdfs—安装fastdfs和nginxFastdfs—安装
常见报错
处理大全FastDfs优化使用fastDfs中碰见了一个Runt
ChengHuanHuaning
·
2020-08-14 06:26
#
Fastdfs
缓存
fastdfs
fast
文件存储
FastDfs优化
FPGA中信号的延迟
在萧大哥的博客里看到这篇博客，用
VHDL
写过这个，在实际的项目中经常需要将特定的信号延迟，这个是Verilog的学习下了。。。。
xiaph2007
·
2020-08-14 04:03
(转)
VHDL
的延时理解
VHDL
中的delta延时大于零，但小于任何指定的延时（指定的延时包括after指定的惯性延时和transport指定的传输延时）。
weixin_33810006
·
2020-08-14 03:08
VHDL
语言的学习笔记
VHDL
代码书写风格：数据流(DataFolw)：数据从输入到输出和信号间的传输在数据流描述中，运算时并发执行的，即并发信号赋值。数据流描述不使用进程（不像行为描述那样）和顺序信号赋值语句。
意乾坤s
·
2020-08-14 03:49
学新笔记
上一页
16
17
18
19
20
21
22
23
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他