VIVADO

ucos iii在zynq上的移植

介绍软件要求硬件要求硬件设计步骤1.调用VivadoIDE和创建项目步骤2.创建一个IP集成器设计第3步：添加和设置ZYNQ处理器系统的IP块步骤4.自定义ZYNQ块我们的设计第5步：添加软外设第6步：
kobesdu·2023-11-16 01:24

vivado产生报告阅读分析-常规报告2

1、ReportI/O“I/OReport”（I/O报告）用于替代AMDISEDesignSuitePAD文件。“I/OReport”可列出：•“PinNumber”（管脚编号）：表示器件中的所有管脚•“SignalName”（信号名称）：表示分配给管脚的用户I/O的名称•“BankType”（bank类型）：表示I/O所在的bank类型，类型包括：“HighRange”（高量程）、“HighPe
cckkppll·2023-11-15 21:19

vivado产生报告阅读分析-常规报告3

1、生成“ClockUtilizationReport”要在VivadoIDE中生成“ClockUtilizationReport”，请选中“Reports”→“ReportClockUtilization
cckkppll·2023-11-15 21:19

vivado产生报告阅读分析-常规报告1

“ReportUtilization”（使用率报告）报告有助于从层级、用户定义的Pblock或SLR层面来分析含不同资源的设计的使用率。在流程中各步骤间使用report_utilizationTcl命令生成“UtilizationReport”。以下显示的报告详细信息适用于UltraScale系列和UltraScale+系列。其中包含用于运行和使用以下对象的器件（每个类别中可能包含其他项）：•sl
cckkppll·2023-11-15 21:18

vivado产生报告阅读分析-Report Power4

在布线后会生成“PowerReport”（功耗报告），它基于当前器件工作条件和设计的切换率来报告功耗详情。功耗分析要求网表已完成综合或设计已完成布局布线。•set_operating_conditions命令用于设置工作条件。•set_switching_activity命令用于定义切换活动。当“综合后设计”或“实现后设计”打开时，即可使用“ReportPower”命令。“PowerReport”
cckkppll·2023-11-15 21:45

FPGA时序约束与分析-简单入门

FPGA时序约束与分析-简单入门文章目录FPGA时序约束与分析-简单入门1.本课程概述2.时序约束简介2.1什么是时序约束2.2合理的时序约束2.3*基于Vivado的时序约束方法3.时序分析的基本概念
虎慕·2023-11-15 10:25

Xilinx Zynq 7000系列中端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供5套工程源码和技术支持

及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4-StreamtoVideoOutHDMI输出5、vivado
9527华安·2023-11-15 10:22

Xilinx Kintex7中端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4-StreamtoVideoOutHDMI输出5、vivado
9527华安·2023-11-15 10:45

tb文件 vivado_Vivado IDDR与ODDR原语的使用

在数据的传输过程中，我们经常可以碰见双沿传输数据到FPGA，或者FPGA传输双沿数据给外部芯片，最常见的例子就是DDR芯片。这里说明一下，FPGA内部处理的数据都是单沿数据，那么双沿数据的变换只能发生在FPGA的IOB上面，这里有特定的硬件结构可以实验上面单沿变双沿的方法，也就是使用原语进行一些列的操作。本次实验的主要内容如下：以千兆网RGMII为例实现单沿变双沿、双沿变单沿的操作。经过之前博客的
MasterPa·2023-11-14 15:12

Xilinx Artix7-100T低端FPGA解码MIPI视频，基于MIPI CSI-2 RX Subsystem架构实现，提供工程源码和技术支持

及其配置权电阻硬件方案MIPICSI-2RXSubsystemSensorDemosaic图像格式转换GammerLUT伽马校正VDMA图像缓存AXI4-StreamtoVideoOutHDMI输出5、vivado
9527华安·2023-11-14 14:09

基于FPGA的图像RGB转HLS实现,包含testbench和MATLAB辅助验证程序

部分核心程序4.算法理论概述4.1计算最大值和最小值4.2计算亮度L4.3计算饱和度S4.4计算色调H5.算法完整程序工程1.算法运行效果图预览将FPGA结果导入到MATLAB显示效果：2.算法运行软件版本Vivado2019.2matlab2022a3
简简单单做算法·2023-11-14 14:26

Vivado block design 导出与导入（tcl文件的生成与载入）

摘要：Vivadoblockdesign导出与导入主要步骤：openblockdesign——File——Export——ExportblockdesignopenblockdesignFile——Export
Jade-YYS·2023-11-14 09:01

解决Vivado implementation拥塞的策略方法（一）

参考文章中的Vivadostrategies：针对性能：Perfornance_ExplorePerfornance_ExplorePostRouteFhsoptPerfornance_WLBlockPlacementPerfornance_WLBlockPlacementFanoutoptPer
Jade-YYS·2023-11-14 09:01

10G/25G Ethernet Subsystem（一）（内回环）

使用软件：vivado2020.1、仿真用vivado自带的仿真摘要：在Xilinx官方文档中（PG210-25G-ethernet）找到自己要的信息，几乎没有去动IP核什么参数，主要是通过这个IP去完成内回环以及外回环的仿真以及上板调试
Jade-YYS·2023-11-14 09:00

AD9361+zedboard(ZYNQ7020)的SDK工程(上)

1.准备工具vivado2018.3HDL源码：https://wiki.analog.com/resources/fpga/docs/releasesno_os：https://github.com/
qq_35398084·2023-11-13 22:14

zc706开发 no-os以及linux系统上实现对ad9361驱动

1.no-os首先得从官方网站下载相应的HDL文件和noos的驱动文件文件，需对照自己电脑上安装的vivado版本下载相应的HDL文件,下载完这两个文件后，如果你手上的板卡是FMCOMMS3可以看我下面的初始化配置步骤
翟二狗爱学习·2023-11-13 22:44

ubuntu 16.04.5 安装 vivado 2019.1 完整编译AD9361的环境

三、安装后输入指令sudogedit~/.bashrc末尾添加source/opt/Xilinx/Vivado/2019.1/settings64.shsource/opt/Xilinx/SDK/2019.1
乌恩大侠·2023-11-13 22:11

【一 HLS】HLS学习之图像的二值化处理

HLS中相关数据类型的介绍：【传送门】由于vivadohls中的mat类型，实际上为stream类型，只可以顺序存取，不可以随机存取，因此无法随便怼同一个数据进行复用。
@晓凡·2023-11-13 20:11

vivado HLS学习一之vivado HLS的使用

HLS是什么VivadoHLS——一个是采用高级语言去描述系统行为即用C/C++来实现系统建模，软件工程师可以借此提高系统性能：也就是说之前可能需要CPU/DSP/GPU实现的一些算法，我们都可以借助VivadoHLS
weixin_42602289·2023-11-13 20:09

vivado HLS学习

目录HLS简介行为描述行为综合1.将一个行为描述代码的转化为数据流图DFG，将控制流程表示为控制流图2.调度3.BindingHLS设计流程HLS中的数据类型HLS的循环优化1.循环优化的性能指标2.循环合并merge3.流水线优化pipeline4.for循环的展开unroll5.嵌套for循环6.任务流水线优化dataflow1.一个生产者服务两个消费者2.bypass模型HLS的数组优化1.
一天代码十八行·2023-11-13 20:38

HLS学习1：使用FPGA点灯

芯片：xc7z020clg400-1；开发板：小熊猫7020开发板；开发环境：Vivado18.3；系统环境：Windows11；参考资料：小熊猫HLS文档、ug902、ug871、米联客HLS、黑金HLS
XS30·2023-11-13 20:07

VIVADO HLS学习

vivadohls数据类型学习记录FPGA设计中OpenCV的应用1、OpenCV中图像IplImage,CvMat,Mat类型和VivadoHLS中图像hls::Mat类型介绍2、VIVADOHLS处理流程
三岁囍·2023-11-13 20:07

Vivado HLS #pragma 学习笔记（一）

https://www.xilinx.com/html_docs/xilinx2018_2/sdaccel_doc/hls-pragmas-okr1504034364623.html数据精度支持任意精度，任意位宽的有/无符号数据类型#include"ap_int.h"Vunsignedint:ap_uintsignedint:ap_intunsignedfixed:ap_ufixedsignedf
qq_42376352·2023-11-13 20:06

你觉得哪个软件写verilog体验最好？

以下是其中一些可以考虑的选择：VivadoIDE：这是Xilinx公司提供的一款强大的Veril
移知·2023-11-13 16:58

Xilinx DDR3 MIG系列——Xiinx DDR3官方手册ds176_7series_MIS

本节目录一、官方手册ds176_7series_MIS1、DDR3功能支持2、MIG官方手册资源3、VivadoDDR3MIGIP资源表的导出与查看本节内容Xilinx官方提供了手册，以便硬件开发者设计
小灰灰的FPGA·2023-11-13 09:05

【ZYNQ】从入门到秃头06 Vivado下的IP核MMC/PLL实验

文章目录实验原理创建Vivado工程仿真板上验证生成其他PLL信号很多初学者看到板上只有一个50Mhz时钟输入的时候都产生疑惑，时钟怎么才50Mhz？如果要工作在100Mhz、150Mhz怎么办？
“逛丢一只鞋”·2023-11-12 19:57

Reindeer-RISCV学习笔记（2）

移植到vivado上，使用zybo开发板。
朽木白露·2023-11-12 19:56

FPGA开发中遇到的问题与解决办法

问题1：ILA核资源消耗VIVADO中ILA核是消耗BRAM的这一点一定要注意，之前我一直以为ila是板上另外的单独资源因此当BRAM不足可以降低ILA抓取长度问题2：$readmem语句是否可综合？
卡布奇诺加勺糖·2023-11-12 10:46

FPGA检测不到开发板问题

vivado检测不到开发板问题我们在使用vivado平台进行FPGA工程开发的时候，往往会遇到这样的情况：明明我们的FPGA电路板和我们的计算机之间的物理链接没有任何问题，但是vivado就是识别不到我们的开发板
weixin_40405811·2023-11-12 10:45

记录FPGA串口与PC串口交互遇到的问题

在实现的过程中，遇到了一个问题，通过vivado仿真，时序符合预期的功能，但是将程序下载到FPGA开发板后，发送相应的指令不满足预期功能。
夜，雨朦胧·2023-11-12 10:15

米联客资料笔记FPGA篇&EDA先锋工作室&官方DOC&常用TestBench模板&Vivado基本使用

文章目录背景一、米联客verilog篇笔记1、为什么要推出vivado2、状态机，软核的理解3、always@的含义与@（）4、条件运算符5、阻塞逻辑和非阻塞逻辑混用二、xilinx官方DOC三、常用TestBench
ciscomonkey·2023-11-12 10:41

ZCU104开发板MIPI摄像头开发（详细介绍移植ZCU102example design)

首先这位哥们的详细讲解给予了很大的帮助，我也是根据他的方法进行移植，不过遇到了一些问题：(34条消息)ZCU106开发板MIPI摄像头开发的示例程序【详细讲解】_huyuhan02的博客-CSDN博客我是在VIVADO2021.2
hahayu_0226·2023-11-12 10:41

vivado时序分析-3时序分析关键概念

1、时钟相移时钟相移对应于延迟时钟波形，此波形与因时钟路径内的特殊硬件所导致的参考时钟相关。在AMDFPGA中，时钟相移通常是由MMCM或PLL原语引入的，前提是这些原语的输出时钟属性CLKOUT*_PHASE为非零值。时序分析期间，可通过设置MMCM/PLLPHASESHIFT_MODE属性以两种不同方式对时钟相移进行建模，2、时序报告中的相移正相移将源时钟沿向前移动，导致时钟沿延迟。负相移将源
cckkppll·2023-11-12 09:11

vivado时序分析-4查看时序路径报告

时序路径报告可提供了解导致时序违例的原因所需的信息。“TimingPathSummary”（时序路径汇总）显示了时序路径详情中的重要信息。复查该报告即可了解违例原因，无需分析时序路径。其中包含裕量、路径要求、数据路径延迟、单元延迟、布线延迟、时钟偏差和时钟不确定性的相关信息。它不提供有关单元布局的任何信息。1、时序路径汇总头文件信息时序路径汇总头文件包含以下信息：•“Slack”（裕量）裕量为正值
cckkppll·2023-11-12 09:41

基于FPGA的万兆网调试

1、高速接口测试用ibert2、vivado2019.1无论如何修改片子，在例化ibert时都会报错，放弃vivado，在ise中ibert调试。
FPGA入门·2023-11-12 08:16

ZYNQ linux环境下PS I2C配置OV5640

平台：ubuntu虚拟机ZYNQ70351.vivado编辑BD文件，设置两个IIC接口2.设备树搭建，应用petalinux调用hdf直接生成在Ubuntu虚拟机内搭建工程source/opt/pkg
Nler·2023-11-10 22:22

m基于FPGA的数据串并并串转换系统verilog实现,包含testbench,可以配置并行数量

目录1.算法仿真效果2.算法涉及理论知识概要3.Verilog核心程序4.完整算法代码文件1.算法仿真效果本系统进行了两个平台的开发，分别是：Vivado2019.2Quartusii18.0+ModelSim-Altera6.6dStarterEdition
我爱C编程·2023-11-10 13:29

vivado时序分析-1

AMDVivado™集成设计环境(IDE)提供了多项报告命令，用于验证设计是否满足所有时序约束，以及是否准备好加载到应用开发板上。
cckkppll·2023-11-10 13:28

vivado查看报告和消息4

1、创建DRC豁免和Methodology豁免create_waiver的附加实参的数量和类型取决于需豁免的DRC和Methodology违例。极少数DRC和Methodology违例（如TIMING-9）不含其他实参，因为消息为通用消息而非专用消息。其他DRC和Methodology违例可能包含多个字符串和不同类型的对象。2创建CDC豁免CDC豁免的定义较为简单，因为每个CDC违例都仅引用源和目
cckkppll·2023-11-10 13:58

vivado查看报告和消息5

1、可配置报告策略“ConfigurableReportStrategies”（可配置报告策略）支持在Vivado工程模式下运行综合与实现的每个步骤之后选择要运行的报告命令。
cckkppll·2023-11-10 13:58

vivado时序分析-2时序分析关键概念

时序分析关键概念1、最大和最小延迟分析时序分析属静态验证，旨在验证在硬件上加载并运行设计后，其时序行为的可预测性。它会将各种制造和环境变化因素组合到延迟模型中并按时序角及其变化量加以分组，将所有这些要素一并纳入考量范围。针对所有建议的时序角分析时序即可，针对每个角，按最消极的条件执行所有检查。例如，以AMDFPGA为目标的设计必须通过以下4项分析：•慢速角(SlowCorner)中的最大延迟分析•
cckkppll·2023-11-10 13:24

11.8旧有报错与修改

）的变量类型设为reg了，也就是我是reguart_done这个信号的，这样做是错误的，哪怕你在接收模块确实定义的是reg类型，但是在顶层模块的时候，它可以视为是一条单纯的线而已，所以应该用wire，Vivado
CQU_JIAKE·2023-11-10 08:46

基于FPGA的图像RGB转HSV实现,包含testbench和MATLAB辅助验证程序

算法运行软件版本3.部分核心程序4.算法理论概述4.1.RGB与HSV色彩空间4.2.RGB到HSV转换原理5.算法完整程序工程1.算法运行效果图预览将FPGA的仿真结果导入到matlab中：2.算法运行软件版本vivado2019.2matlab2022a3
简简单单做算法·2023-11-10 07:01

方法：vivado提示 “由于找不到vcomp140.dll，无法继续执行代码。重新安装程序可能会解决此问题”的解决办法

解决办法：1.进入控制面板，直接卸载旧的vc++15（不要选择修复，因为有可能修复也会报错）；2.通过如下链接下载新版的vc++15的安装程序（vc_redist.x64.exe)点我下载程序3.下载完毕后，直接安装即可搞定；
weekman93·2023-11-09 17:32

FPGA配置采集AR0135工业相机，提供2套工程源码和技术支持

目录1、前言免责声明2、AR0135工业相机简介3、我这里已有的FPGA图像处理解决方案4、设计思路框架AR0135配置和采集图像缓存视频输出5、vivado工程1–>Kintex7开发板工程6、vivado
9527华安·2023-11-09 09:25

Verilog使用vscode

linenumber]:[filename]（可能会出错，可以去vscode确认打开的文件路径，后经调整后改为vscode文件路径[filename]）安装插件搜索Verilog添加使用最多的添加自动纠错动能，将vivado
小昊☆·2023-11-09 09:37

基础设计一——FPGA学习笔记＜2＞

目录零.设计流程一.按键点亮LED灯1.硬件资源2.项目设计3.波形设计4.创建Vivado工程编辑添加设计文件添加仿真文件5.引脚约束6.生成比特流文件7.下载验证8.程序固化二.多路选择器1.实现方法
switch_swq·2023-11-08 00:28

Xilinx FPGA SPIx4 配置速度50M约束语句（Vivado开发环境）

qspi_50m.xdc文件：set_propertyBITSTREAM.GENERAL.COMPRESSTRUE[current_design]set_propertyBITSTREAM.CONFIG.SPI_BUSWIDTH4[current_design]set_propertyBITSTREAM.CONFIG.CONFIGRATE50[current_design]set_property
whik1194·2023-11-07 22:18

Xilinx Vivado IP许可申请

License许可申请地址1、注册登录账号；2、找到自己需要的IP核；3、生成License4、下载License
代码匠·2023-11-07 11:43

modelsim安装出现闪退的处理

然后就不会出现安装的界面.通过CMD命令,在命令行运行sodelsim就会出现报错信息,信息为安装信息已经存在,然后将提示的文件夹的内容全部删除,然后关闭命令窗口,然后在点击modelsim就能安装成功.如果要使用vivado
yekui006·2023-11-07 08:37
上一页 7 8 9 10 11 12 13 14 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他