VIVADO 第13页

vivado xdc约束基础知识16：vivado时序约束设置向导中参数配置二（FPGA静态时序分析模型——寄存器到寄存器）

来自：https://www.cnblogs.com/linjie-swust/archive/2012/01/11/2318716.html以下内容为STA所需的基本知识，需要反复理解才能吸收，惭愧的是，我已经理解很多次啦，每一次再看到，都感觉有一点生疏，做流程的同学，可能接触更多，理解更好吧。1.适用范围本文档理论适用于ActelFPGA并且采用Libero软件进行静态时序分析（寄存器到寄存器

Times_poem·2023-10-30 23:27

vivado2018.2版本带PS侧配置（bd）调用modelsim仿真时：(vlog-13006) Could not find the package (sc_util_v1_0_3_pkg)

使用vivado2018.2版本调用modelsim仿真，其中工程的仿真为系统级仿真，PL侧包含整个系统工程的所有逻辑代码以及对PS侧的system配置（bd）。

wkonghua·2023-10-29 21:42

zynq /vitis 应用笔记（1）

安装软件网络上有许多的文章介绍应用软件的开发，但是大多数使用的是旧版本的vivado和SDK软件。开发板提供的文档和软件也大多是基于旧版软件的，但是官网上已经使用的软件是vivado和vit

姚家湾·2023-10-29 21:42

【ZYNQ】XDMA PS端配置 -- 第一个“Hello World”

目录前言具体操作1从PL导出.xsa文件2将.xsa文件导入Vitis中3添加中断触发结束补充说明前言上一篇文章主要介绍了PL端XDMA的配置，这篇主要介绍PS端搭建设置具体操作Vivado2020.2

Openharmony初学者·2023-10-29 21:11

55_ZYNQ7020开发板SDK_下使用Free RTOS

一、实现Vivado工程为"freeos_test"本节开始搭建FreeRTOS实时操作系统运行环境，本实验以FreeRTOSHelloWorld举例，实现两个LED灯以不同的间隔持续闪烁。

一米八零的昊哥·2023-10-29 21:10

移植FreeRTOS到 Xilinx ZYNQ Microblaze IP核

1，运行环境vivado2019.2，win10,ZYNQ7000系列2，FreeRTOS官网源码下载https://www.freertos.org/,3，FreeRTOS是一个迷你的实时操作系统内核

寒听雪落·2023-10-29 21:38

vivado联合modelsim报错：vsim-19 Failed to access library ‘unisims_ver‘ at ‘unisims_ver‘

vivado联合modelsim报错：vsim-19Failedtoaccesslibrary‘unisims_ver’at‘unisims_ver’又遇到新的联合仿真报错啦！

ShareWow丶·2023-10-29 20:07

ZYNQ FreeRTOS使用双网口笔记与爬坑

踩坑1：在vivado里面单独配置网络0或者网络1，都能够ping通，但是两个都配置，通过vitis生成tcpclient的例程，初始化的时候在xemac_add函数里面，选择XPAR_

dai410257573·2023-10-29 20:33

Xilinx软件开发：PMU实验

domain_psu_cortexr5_0第三章.调试设置1.Debug的Application2.TargetSetup第四章.Debug1.运行PMU2.运行RPU3.修改代码第一章.测试环境和软件版本Win10Vivado

王师傅MasterWang·2023-10-29 20:02

嵌入式硬件开发学习教程——基于Zynq-7010/7020 系列Xilinx vivado hls案例（matrix_demo、matrix_demo）

前言本文主要介绍HLS案例的使用说明，适用开发环境：Windows7/1064bit、XilinxVivado2017.4、XilinxVivadoHLS2017.4、XilinxSDK2017.4。

Tronlong创龙·2023-10-29 20:31

modelsim仿真报错：vlog-2388 ‘scl‘ already declared in this scope

问题背景：1、使用vivado直接仿真的时候没有报错。2、在vivado中调用modelsim的时候报错。

小智5287·2023-10-29 20:29

好的FPGA编码风格（2）--多参考设计软件的语言模板（Language Templates）

不论是Xilinx的Vivado，还是Altera的QuartusII，都为开发者提供了一系列Verilog、SystemVerilog、VHDL、TCL、原语、XDC约束等相关的语言模板（LanguageTemplates

孤独的单刀·2023-10-29 10:12

vivado 自定义ip【基于AXI总线协议】及调用

1.可以在固定目录下也可在当前工程下这是在固定目录下建立ip当前工程：tools->creatnewip2封装ip封装IP或者创建一个带AXI4接口的IP核，选择创建一个带有AXI4接口的IP核。调用时候当作ARM的外设，一个模块调用。设置IP核名称、版本号、显示名、描述、保存路径。AXI接口类型选择，模式选择，寄存器的宽度。一般选择lite轻量级，具体可以看看axi协议得说明和使用范围ip核创建

shabby爱学习·2023-10-29 04:53

vivado 第一个sdk工程

1.新建工程第一个工程是否添加文件，如果有就添加，没有就next约束文件，引脚约束，也可以图形化配置引脚模式芯片选型空工程报告和界面比起单纯的fpga开发，需要单独创建一个blockdesigner。这是arm核，调用。为你创建ps部分，2.ZYNQ配置界面说明配置ps和pl的参数总线和外设接口配置2.ps——clk都是固定的引脚，ps需要时钟驱动，其他都是io口。看原理图ps_srstb这些引脚

shabby爱学习·2023-10-29 04:52

基于FPGA的图像PSNR质量评估计算实现,包含testbench和MATLAB辅助验证程序

2.算法运行软件版本matlab2022avivado2019.23.部分核心程序`timescale1ns/1ps////Company://Engineer:////CreateDate:2022/

简简单单做算法·2023-10-29 02:48

xdma axi-stream

xdma回环vivado里有官方示例fpga：pcierx–axi-streammaster–axi-streamslave–pcietx流程：电脑启动读取，然后电脑再在超时时间内写入。

xiaguangbo·2023-10-28 20:10

【Vivado使用误区与进阶】XDC约束技巧——时钟篇

Xilinx的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品ISE中支持的UCF大不相同，给使用者带来许多额外挑战。

neufeifatonju·2023-10-28 15:45

XDC约束技巧——时钟篇

来自：http://xilinx.eetrend.com/article/7734XDC约束技巧之时钟篇Xilinx©的新一代设计套件Vivado中引入了全新的约束文件XDC，在很多规则和技巧上都跟上一代产品

Hyunnnnn·2023-10-28 15:42

时序约束实战篇

延迟约束5.伪路径约束6.多周期路径约束本文摘抄自：个人网站：http://www.technomania.cn/微信公众号：Quant_times、Reading_Times行万里路–时序约束实战篇我们以Vivado

爱吃蛋挞的Dolly·2023-10-28 15:12

Vivado :ERROR: [VRFC 10-1342] root scope declaration is not allowed in verilog 95/2K mode

经过测试，将文件中包含的头文件的位置从模块名上方移到下方即可`include"parameter.vh"moduletop(clk,rst,bus_data);endmodule改为moduletop(clk,rst,bus_data);`include"parameter.vh"endmodule

一只迷茫的小狗·2023-10-27 22:25

FPGA设计时序约束七、设置时钟不确定约束

二、时钟例外Vivado的时序约束中，考虑时钟不稳定影响的约束包括set_clock_latency,set_clock_uncertainty,set_input_jitter，

知识充实人生·2023-10-26 23:21

VIVADO 2017.4烧写QSPI FLASH

开发ZYNQ时，在VIVADO2017.4在烧写QSPIFLASH时必须指定FSBL文件，貌似是17.3后新增的特性，指定默认生成的FSBL文件，提示烧写失败。

zkf0100007·2023-10-26 22:55

Zynq UltraScale+ XCZU15EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado

9527华安·2023-10-26 14:10

Xilinx MicroBlaze定时器中断无法返回主函数问题解决

FPGA型号是XC7A100T-FGG484，开发环境是Vivado2018.3。应用代码大致如下结构：uint32_tcnt_1ms=0;intmain(void){//1.

whik1194·2023-10-26 11:49

vivado简单仿真入门

打开软件创建工程createproject![在这里插入图片描述](https://img-blog.csdnimg.cn/892eda626d394733920854b71ca8f726.png)先next,保留工程路径，配置环境配置芯片环境本次芯片类型xc7k325tffg900-2创建之后完整的demo编写仿真内容`timescale1ns/1psmodulesim_top;regclk_1

不动明王呀·2023-10-26 11:40

基础设计二（IP核）——FPGA学习笔记＜3＞

目录一.IP核的使用1.PLLIP核PLL简介xilinxvivadoIP核配置xilinxvivadoIP核调用2.ROMIP核xilinxvivadoIP核配置⑴创建初始化文件.coe文件⑵单端口ROM

switch_swq·2023-10-26 00:36

【【萌新的SOC学习之SD卡DMA回路读写大数据的实验】】

萌新的SOC学习之SD卡读写大数据的实验记得先设定FIFO的位宽和深度还有DMA的大小其他基本结构设计参照上一个SD卡读写小数据的实验#include"xparameters.h"//包含vivado所导出的信息包含

ZxsLoves·2023-10-25 21:04

vivado FFT ip 9.1 FPGA定点使用例子 C-Model

以下为通信时FFT/IFFT的使用方法简单说明，为定点且带有截位处理。一、参考说明：C-model说明：http://xilinx.eetrend.com/content/2021/100062902.htmlC-model使用放法：https://blog.csdn.net/zhangningning1996/article/details/106517122缩放因子：https://www.c

或—许·2023-10-25 11:42

TCL脚本的使用

1总体说明单条的TCL命令可以复制到Vivado的TclConsole中执行，在Vivado中通过GUI进行的操作，在TclConsole也会出现对应

ཌ斌赋ད·2023-10-25 11:41

Xilinx XDMA说明和测试-MM

XilinxXDMA说明和测试-MM1测试工程2驱动安装2.1源文件说明2.2驱动编译安装3测试说明3.1设备管理3.2数据读写3.3测试结果1测试工程使用Vivado创建的XDMA测试工程如下图所示，

ཌ斌赋ད·2023-10-25 11:40

玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例

特权同学玩转Zynq连载48——[ex67]VivadoFFT和IFFTIP核应用实例1关于傅里叶变换关于傅里叶变换，这么一个神奇的变换，其基本原理和应用在教科书、网络上漫天飞舞，这里就不赘述了，以免有凑字数的嫌疑

ove学习使我快乐·2023-10-25 11:06

Vivado中的Xilinx FFT/IFFT IP核详细使用流程介绍

Xilinx公司在其Vivado开发工具中提供了FFT/IFFT的IP核，供开发人员很方便的调用和使用，因此，本文主要对Vivado中的XilinxFFT/IFFTIP核使用流程展开详细介绍。

芯益求新·2023-10-25 11:03

Zynq UltraScale+ XCZU9EG 纯VHDL解码 IMX214 MIPI 视频，2路视频拼接输出，提供vivado工程源码和技术支持

MIPICSI2模块性能及其优越性4、详细设计方案设计原理框图IMX214摄像头及其配置D-PHY模块CSI-2-RX模块Bayer转RGB模块伽马矫正模块VDMA图像缓存VideoScaler图像缓存DP输出5、vivado

9527华安·2023-10-25 10:17

linux fpga 开发环境,- Vivado+Zedboard之Linux开发环境搭建

自行编译任意版本的方法：下载Qt-lib源码包，此处以qt-everywhere-opensource-src-4.7.3.tar.gz为例注意前面两步是可选的。因为后续我们建立的Qt-ZYNQ库也是这个源码包。添加中文支持：缺少fontconfig造成的，于是重新configure:问题又来了，configure未通过，提示Fontconfig未通过，于是进入/config.tests/x11/

weixin_39897015·2023-10-25 08:38

FPGA实现UDP视频传输，带抓拍和录像功能，纯verilog代码提供工程源码和技术支持

目录1、前言免责声明2、我这里已有的UDP方案3、UDP详细设计方案4、本UDP视频传输的优势5、UDP视频传输详细设计方案ov5640寄存器配置UDP发送设计6、vivado工程详解7、上板调试验证并演示

9527华安·2023-10-24 10:40

Xilinx的FIR滤波器IP的设计与仿真

平台：Vivado2021.1芯片：xcku115-flva1517-2-i(active)语言：VerilogHDL参考文件：pg149.下载地址FIRCompilerLogiCOREIPProductGuide

爱漂流的易子·2023-10-24 09:23

Set False Path 方法

在不改变代码情况下，时序例外约束可以说是vivado中满足时序要求最有效的方法。因为vivado默认所有时钟路径之间都是同步的，会尝试分析和满足所有的路径。

燎原星火*·2023-10-24 04:24

TCL基础知识入门（一）

TCL开发环境安装配置TCL工具是vivado自带的vivadoTCLshell;打开方式：vivado->window->tclconsolevivado出了名的难用，又改为vscode编辑了，使用A

aobo_J·2023-10-24 02:12

17、vivado打开保存的仿真文件

1、保存仿真完成后直接点击保存，输入wcfg文件名称即可。2、打开打开原来保存的波形文件，需分两步走。首先打开wdb文件，Flow，OpenStaticsimulation；之后再打开原来保存的wcfg文件，File->SimulationWaveformOpen->OpenConfiguration。

Belle710·2023-10-23 21:37

20、vivado编译报错合集

1、普通IO引脚约束为时钟时报错，可在XDC引脚约束中添加一条语句set_propertyCLOCK_DEDICATED_ROUTEFALSE[get_netsZU15EG_0_CLK]

Belle710·2023-10-23 21:06

FPGA ZYNQ VIVADO创建IP核点亮LED灯方式一

这里写自定义目录标题PL端纯Verilog语言创建IP核实现点亮LED灯工使用设备ZYNQ7010，选择设备型号XC7Z010CLG400-1根据以下流程完成本次创建时钟频率50MHZ，周期T=20ns，因此计数50_000_000次，1sLED灯闪烁一次PL端纯Verilog语言创建IP核实现点亮LED灯工确保开发板没有问题，可以先烧一个例程验证板子完好本教程要实现的是自创建IP核点亮LED灯。

对不起当时的转身·2023-10-23 15:36

基于FPGA的图像自适应阈值二值化算法实现,包括tb测试文件和MATLAB辅助验证

算法运行软件版本3.部分核心程序4.算法理论概述4.1Otsu方法4.2AdaptiveThresholding方法4.3、FPGA实现过程5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本Vivado2019.2matlab2022a3

简简单单做算法·2023-10-23 11:28

基于FPGA的图像拉普拉斯变换实现,包括tb测试文件和MATLAB辅助验证

目录1.算法运行效果图预览2.算法运行软件版本3.部分核心程序4.算法理论概述5.算法完整程序工程1.算法运行效果图预览2.算法运行软件版本matlab2022avivado2019.23.部分核心程序

简简单单做算法·2023-10-23 11:57

【【萌新的SOC学习之自定义IP核的学习与设计】】

的自定义IP和IP封装测试等问题参考了正点原子第六讲自定义IP核呼吸灯实验和第十九章IP封装与接口定义实验为了更好的理解自定义IP核我们先介绍一个带AXI主从接口的IP核我们可以展开AXI从接口下面开始vivado

ZxsLoves·2023-10-23 03:47

KU FPGA DDR4 SDRAM仿真/板卡测试

目录前言1经验总结1.1总结1：1.2总结2：1.3总结3：1.4总结4：DDR4MIG时钟1.5总结5：DDR4SDRAM芯片与FPGA管脚绑定2、vivado工程文件夹结构2.1、新建vivado工程时的文件夹结构

工作使我快乐·2023-10-23 02:51

FPGA学习思考过程记录：一

目录目录目录概述VIVADO工程文件结构FPGA基本开发流程什么是IP为什么要仿真RTLANALYSISSYNTHESISIMPLEMENTATION可执行文件bit和bin区别概述最近开始做高速ADC

硬件教练·2023-10-23 02:50

vivado报错警告之[Vivado 12-1017] Problems encountered:

文章目录方法一方法二方法三（作者最终解决）我们对vivado的程序进行综合(RunSynthesis)时，可能会出现[Vivado12-1017]Problemsencountered:1.Failedtodeleteoneormorefilesinrundirectory

JNU freshman·2023-10-22 20:51

vitis下调试Linux应用程序

在进行Linux应用程序调试前，需要做好如下准备工作：安装Vivado、Vitis、Peatlinux使用Vivado完成硬件平台，到处xsa使用Peatlinux构建Linux镜像使用Vitis创建PlatformProject

硬码农二毛哥·2023-10-21 05:20

[vivado2019.2+verilog]同步复位和异步复位tb仿真及源码

[vivado2019.2+Ubuntun16.04]同步复位和异步复位tb仿真及源码一、sync_reset1.新建项目由于我只仿真就不选板卡了，直接finish2.AddDesignSources文件也可以之后就是一路

王天羽同学·2023-10-21 01:37

【关于FPGA内部die到pin的延时数据，即pin delay获取方法】

第一，生成平台Xilinx目前在用的是ISE,和Vivado；二者之间并不是可以互相替代的，或者说这两者不完全是迭代的关系。

hcoolabc·2023-10-20 21:07

推荐频道

VIVADO