E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog初级教程
FPGA中的模块调用与例化
目录一、模块调用与实例化1.1模块调用1.2模块实例化1.3
Verilog
例化语句及其用法1.3.1例化语句的基本格式1.3.2实例化三种不同的连接方法二、模块调用实例-全加器与半加器2.1半加器模块2.2
长安er
·
2024-02-19 10:45
fpga开发
05 状态机
状态机简介
Verilog
是硬件描述语言，它所生成的电路都是并行执行的，当需要按照流程或者步骤来完成某个功能时，可以使用多个if嵌套语句来实现，但是这样就增加了代码的复杂度，使得代码可读性差、维护困难，此时若通过状态机来控制程序流程即可解决这个问题
lf282481431
·
2024-02-19 10:41
FPGA开发入门
fpga开发
06 分频器设计
另外一种方法是直接使用
Verilog
代码来实现分频。注意：使用
Verilog
代码分频得到的时钟信号尽量不要当做其他模块的输入时钟
lf282481431
·
2024-02-19 10:41
FPGA开发入门
fpga开发
verilog
有符号数使用方法简介
参考：https://www.cnblogs.com/yuandonghua/p/signed.htmlhttps://blog.csdn.net/a389085918/article/details/799156851有符号数定义有符号数的定义通过关键词signed实现，如果不使用signed则默认都为无符号数。定义2个8位的有符号的变量：regsigned[7:0]a;wiresigned[7
MmikerR
·
2024-02-19 10:31
#
verilog
fpga
verilog
m基于FPGA的RS+卷积级联编译码实现,RS用IP核实现,卷积用
verilog
实现,包含testbench测试文件
目录1.算法仿真效果2.算法涉及理论知识概要2.1卷积码编码2.2RS码编码2.3级联编码2.4解码过程3.
Verilog
核心程序4.完整算法代码文件获得1.算法仿真效果Vivado2019.2仿真结果如下
我爱C编程
·
2024-02-15 04:40
FPGA通信和信号处理
fpga开发
RS卷积级联编译码
17 ABCD数码管显示与动态扫描原理
1.3单个数码管发光的LUT（lookuptable）2.数码管显示与动态扫描逻辑建模3.数码管显示与动态扫描的
Verilog
实现3.1不完善的设计代码版本1.设
Dale_e
·
2024-02-14 07:37
verilog学习
fpga开发
笔记
学习
经验分享
verilog学习
计算机组成原理 1 概论
◼存储器及层次存储系统◼指令系统◼CPU功能、组成和运行原理◼流水线◼系统总线◼输入输出系前置知识C语言程序设计数值逻辑：组合电路、同步电路概念、寄存器传输、有限状态机汇编语言程序设计：能看懂指令即可
Verilog
Sanchez·J
·
2024-02-14 06:14
计算机组成原理
电脑
verilog
$*命令
1、$display,$write，$fdisplay，$fopen，$fclose用于信息的显示和输出。其中，%b或%B二进制%o或%O八进制%d或%D十进制%h或%H十六进制%e或%E实数%c或%C字符%s或%S字符串%v或%V信号强度%t或%T时间%m或%M层次实例\n换行\t制表符\\反斜杠\\"引号”\%%百分号%调用方式：eg：$display("%b+%b=%b",a,b,sum);
li_li_li_1202
·
2024-02-13 20:09
Stein算法求最大公约数
verilog
实现
Stein算法求最大公约数
verilog
实现实然想写写博客，最近在学
verilog
。然后就想记录一下算法步骤：1、先装载A和B的值，C初始值设为1。
因蕃
·
2024-02-13 17:41
verilog语言
verilog
Verilog
刷题笔记29
题目：Createa100-bitbinaryripple-carryadderbyinstantiating100fulladders.Theadderaddstwo100-bitnumbersandacarry-intoproducea100-bitsumandcarryout.Toencourageyoutoactuallyinstantiatefulladders,alsooutputth
十六追梦记
·
2024-02-13 15:39
笔记
Verilog
刷题笔记8
题目：Thisproblemissimilartothepreviousone(module).Youaregivenamodulenamedthathas2outputsand4inputs,inthatorder.Youmustconnectthe6portsbypositiontoyourtop-levelmodule’sports,,,,,and,inthatorder.mod_aout1
十六追梦记
·
2024-02-13 15:08
笔记
Verilog
刷题笔记9
题目：Thisproblemissimilartomodule.Youaregivenamodulenamedthathas2outputsand4inputs,insomeorder.Youmustconnectthe6portsbynametoyourtop-levelmodule’sports:mod_a我的解法：moduletop_module(inputa,inputb,inputc,i
十六追梦记
·
2024-02-13 15:08
笔记
Verilog
刷题笔记10
题目：Youaregivenamodulewithtwoinputsandoneoutput(thatimplementsaDflip-flop).Instantiatethreeofthem,thenchainthemtogethertomakeashiftregisteroflength3.Theportneedstobeconnectedtoallinstances.my_dffclkThe
十六追梦记
·
2024-02-13 15:08
笔记
fpga开发
Verilog
刷题笔记24
题目：
Verilog
hasaternaryconditionaloperator(?:)muchlikeC:(condition?
十六追梦记
·
2024-02-13 15:08
笔记
Verilog
刷题笔记2
题目：Buildacombinationalcircuitwithfourinputs,in[3:0].Thereare3outputs:out_and:outputofa4-inputANDgate.out_or:outputofa4-inputORgate.out_xor:outputofa4-inputXORgate.ToreviewtheAND,OR,andXORoperators,see
十六追梦记
·
2024-02-13 15:38
笔记
Verilog
刷题笔记3
题目：ABitofPracticeGivenseveralinputvectors,concatenatethemtogetherthensplitthemupintoseveraloutputvectors.Therearesix5-bitinputvectors:a,b,c,d,e,andf,foratotalof30bitsofinput.Therearefour8-bitoutputvec
十六追梦记
·
2024-02-13 15:38
笔记
Verilog
刷题笔记5
题目：ABitofPracticeOnecommonplacetoseeareplicationoperatoriswhensign-extendingasmallernumbertoalargerone,whilepreservingitssignedvalue.Thisisdonebyreplicatingthesignbit(themostsignificantbit)ofthesmalle
十六追梦记
·
2024-02-13 15:38
笔记
verilog
刷题笔记002
对于HDLBitsExams/ece2412013q4题标答是从有限状态机入手，分析电路状态的转换以及输出与状态的关系，然后写出驱动方程和状态方程并以此编写描述语言，代码如下：moduletop_module(inputclk,inputreset,input[3:1]s,outputregfr3,outputregfr2,outputregfr1,outputregdfr);//Givestat
xiaobaibaizzf
·
2024-02-13 15:08
fpga开发
verilog
刷题笔记007
Fsmhdlc题状态转换图moduletop_module(inputclk,inputreset,//Synchronousresetinputin,outputdisc,outputflag,outputerr);reg[3:0]state;reg[3:0]next_state;always@(*)begincase(state)0:next_state=in?1:0;1:next_state
xiaobaibaizzf
·
2024-02-13 15:08
fpga开发
verilog
刷题笔记
verilog
languageAdder100i（100位加法器）moduletop_module(input[99:0]a,b,inputcin,output[99:0]cout,output[99:
Susiekejia
·
2024-02-13 15:08
fpga开发
Verilog
刷题笔记30
题目：YouareprovidedwithaBCDone-digitaddernamedbcd_faddthataddstwoBCDdigitsandcarry-in,andproducesasumandcarry-out.解题：moduletop_module(input[399:0]a,b,inputcin,outputcout,output[399:0]sum);reg[99:0]cined
十六追梦记
·
2024-02-13 15:37
笔记
HDLBits_
Verilog
刷题笔记
Verilog
Language Basics（一）
前言这个刷题笔记是给自己复习巩固用的，包括自己在刷题的时候遇到的问题，思考，以及看了一些大佬的笔记和答案进行整理和扩充。git开源solutionshttps://github.com/viduraakalanka/HDL-Bits-Solutionsb站up脱发秘籍搬运工，呜呜这个up不管我学什么都有教程，永远也逃不开脱发的世界~https://space.bilibili.com/318808
cascleright1
·
2024-02-13 15:37
fpga开发
硬件架构
Verilog
和
Verilog
-A有什么区别
Verilog
和
Verilog
-A都是硬件描述语言，用于设计和仿真电子系统。
Verilog
是一种硬件描述语言，广泛用于数字电路的设计、验证和仿真。它是一种结构化的语言，用于描述数字电路的行为和结构。
幻象空间的十三楼
·
2024-02-13 06:44
ASM-HEMT
IC-CAP器件建模
器件学习
IC-CAP软件学习
ADS软件学习
USTC
Verilog
OJ Solutions
科大OJ其对应的英文版：HDLBits刷题网站01输出1moduletop_module(outputone);assignone=1;endmodule02输出0moduletop_module(outputzero);//Modulebodystartsaftersemicolonassignzero=0;endmodule03wiremoduletop_module(inputin,outp
Daniel_187
·
2024-02-13 05:50
其他
fpga开发
Verilog
HDL
risc-v
verilog
中阻塞和非阻塞的区别
Verilong中阻塞赋值与非阻塞赋值的区别参考文献：http://bbs.ednchina.com/BLOG_ARTICLE_1993789.HTM1、阻塞赋值操作符用等号(即=)表示。“阻塞”是指在进程语句（initial和always）中，当前的赋值语句阻断了其后的语句，也就是说后面的语句必须等到当前的赋值语句执行完毕才能执行。而且阻塞赋值可以看成是一步完成的，即：计算等号右边的值并同时
ime2224
·
2024-02-12 16:38
verilog
【DDR】基于
Verilog
的DDR控制器的简单实现（三）——读操作
上一节【DDR】基于
Verilog
的DDR控制器的简单实现（二）——写操作本文继续以美光(Micron）公司生产的DDR3芯片MT41J512M8RH-093（芯片手册）为例，说明DDR芯片的读操作过程
wjh776a68
·
2024-02-12 11:57
#
DDR
#
Xilinx入门
#
Verilog入门
fpga开发
DDR
Xilinx
Vivado
verilog
信号的状态类型
verilog
专用常见的信号状态有4种，分别是0、1、z、x，其中，0和1是数字电路本身的状态，它的本源是零电平和VDD电平。
Followex
·
2024-02-12 06:14
SoC/ASIC设计原理
fpga开发
硬件架构
ubuntu22.04搭建verilator仿真环境
Verilator是一款开源的硬件描述语言（HDL）仿真器，它可以将
Verilog
转换为C++模型，以便进行快速仿真。以下是在Ubuntu22.04上搭建Verilator仿真环境的步骤。
·
2024-02-11 18:55
[从零开始学习FPGA编程-28]：进阶篇 - 基本组合电路-奇偶校验生成器（
Verilog
语言版本）
作者主页(文火冰糖的硅基工坊)：文火冰糖（王文兵）的博客_文火冰糖的硅基工坊_CSDN博客本文网址：目录第1章奇偶校验生成器1.1什么是奇校验1.2
Verilog
语言描述
文火冰糖的硅基工坊
·
2024-02-11 08:14
从零开始学FPGA编程
fpga开发
组合电路
奇偶校验
verilog
fpga 需要掌握哪些基础知识？
1、数电（必须掌握的基础），然后进阶学模电，2、掌握HDL（
verilog
或VHDL）一般建议先学
verilog
，然后可以学System
Verilog
和VHDL。
宸极FPGA_IC
·
2024-02-11 01:30
fpga开发
fpga
硬件工程
嵌入式硬件
java
stm32
[Keil][
Verilog
][微机原理] 流水灯、存储器、外部中断实验_北京邮电大学计算机原理与应用课程实验报告
计算机原理与应用实验-流水灯、存储器、外部中断实验1实验一流水灯实验1.1实验目的掌握ARM开发工具的使用。掌握基本IO的使用。1.2实验原理及内容电路结构图实现流水灯的电路结构图如图1所示。以两条红色虚线为界，从左至右第一部分为ARM系统部分，第三部分为外围电路，第二部分是接口部分，需要自己将其连接。图1流水灯的电路结构图接线方式为：GPIOF_0~GPIOF_7（P12接口）接LED1~LED
lgc0208
·
2024-02-10 13:25
verilog
keil
mdk
流水灯
存储器
外部中断
CPLD/FPGA/
Verilog
_如何写代码减少逻辑单元的使用数量
如何写代码减少逻辑单元的使用数量工作中遇到的问题，芯片级的资源有限制，没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句,这样会明显增加使用的逻辑单元数量.看一下报告,资源使用差别很大.例程:always@(posedgeclk)begincount1=count1+1;if(count1==10000000)feng=1;//no_ringelseif(co
Peter_hust
·
2024-02-10 09:11
Verilog
FPGA
verilog
FPGA工程
工作
芯片
4.1
Verilog
过程结构
关键词：initial，always过程结构语句有2种，initial与always语句。它们是行为级建模的2种基本语句。一个模块中可以包含多个initial和always语句，但2种语句不能嵌套使用。这些语句在模块间并行执行，与其在模块的前后顺序没有关系。但是initial语句或always语句内部可以理解为是顺序执行的（非阻塞赋值除外）。每个initial语句或always语句都会产生一个独立
二当家的素材网
·
2024-02-10 00:02
Verilog
教程
fpga开发
数字IC基础协议篇（1）——I2C协议
数字IC基础协议篇（1）——I2C协议写在前面的话I2C协议应用框图I2C数据格式协议注意点I2C读写EEPROM例程（基于i
verilog
和gtkwave）软件环境要求项目框图总结写在前面的话协议介绍
IC_Brother
·
2024-02-09 22:06
数字IC经典电路设计和实践项目
数字IC
FPGA
Verilog
File does not exist or is not accessible:‘c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Str
Filedoesnotexistorisnotaccessible:'c:/Users/Administrator/Desktop/FX2_Stream_IN/FX2_Stream_IN.srcs/sources_1/ip/ila_0/hdl/
verilog
坚持每天写程序
·
2024-02-09 20:53
VIVADO
&
VHDL常见报错
fpga开发
开发语言
Diamond3.5软件的使用--(2)新建工程并生成可烧录文件
相关参考：https://www.stepfpga.com/doc/lattice_diamond%E7%9A%84%E4%BD%BF%E7%94%A8====1.新建工程并导入
verilog
文件===
zidan1412
·
2024-02-09 19:07
FPGA
fpga/cpld
vscode开发FPGA(0)--windows平台搭建
一、从官网下载安装VScodeDownloadVisualStudioCode-Mac,Linux,Windows二、安装配置插件1.安装Chinese（simplified）中文汉化包2.安装
Verilog
-HDL
zidan1412
·
2024-02-09 19:35
FPGA
vscode
编辑器
Verilog
中函数的定义及调用
简介：
Verilog
中函数的定义及调用。
田野麦子
·
2024-02-09 17:48
FPGA相关
function
Modelsim
数字芯片验证入门
文章目录数字芯片验证入门1.验证那些事2.芯片验证系列——Testpoints分解3.芯片验证系列——验证计划4.关于芯片验证中写testcase的一些想法System
Verilog
1.随机化策略——随机变量
凳子花❀
·
2024-02-09 16:06
验证
数字IC设计
Verilog
uvm
system
verilog
数字芯片验证
初级教程
——序论（2018.12.27）
序言结构形式与意义用法IhavebeencomingtoBeijingforfourteenyears这个句子的含义并不是我来北京已经有十四年了，这个句子的真正含义是在过去的十四年当中，我常常来北京在这里havebeencoming在英文里表示的是一个重复性的动作，用短暂动词的完成进行时来表示目前为止一段时间内重复发生的动作句子与语境场景：父亲问他女儿的男朋友（其正准备开车带女儿出门）Father
Aiden拾影
·
2024-02-09 16:39
Verilog
刷题笔记25
题目：You’realreadyfamiliarwithbitwiseoperationsbetweentwovalues,e.g.,a&bora^b.Sometimes,youwanttocreateawidegatethatoperatesonallofthebitsofonevector,like(a[0]&a[1]&a[2]&a[3]…),whichgetstediousifthevect
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记27
题目：Givena100-bitinputvector[99:0],reverseitsbitordering.解题：moduletop_module(input[99:0]in,output[99:0]out);inti;always@(*)beginfor(i=0;i<100;i++)out[i]=in[99-i];endendmodule结果正确：
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记28
题目：A“populationcount”circuitcountsthenumberof'1’sinaninputvector.Buildapopulationcountcircuitfora255-bitinputvector.解题：moduletop_module(input[254:0]in,output[7:0]out);inti;always@(*)beginout=8'b0;for(
十六追梦记
·
2024-02-09 13:31
笔记
Verilog
刷题笔记26
题目：Buildacombinationalcircuitwith100inputs,in[99:0].Thereare3outputs:out_and:outputofa100-inputANDgate.out_or:outputofa100-inputORgate.out_xor:outputofa100-inputXORgate.解题：moduletop_module(input[99:0]
十六追梦记
·
2024-02-09 13:01
笔记
3.1
Verilog
连续赋值
关键词：assign，全加器连续赋值语句是
Verilog
数据流建模的基本语句，用于对wire型变量进行赋值。
二当家的素材网
·
2024-02-09 13:30
Verilog
教程
fpga开发
verilog
语法学习_2.时序控制（延时控制 & 时间控制）
文章目录1.时序控制分类2.时延控制2.1常规时延2.2内嵌时延2.3两者区别：3.事件控制3.1一般事件3.2命名事件3.3敏感列表3.4电平敏感事件1.时序控制分类
Verilog
提供了2大类时序控制方法
这么神奇
·
2024-02-09 09:05
verilog
verilog
Verilog
学习笔记（3）——赋值、时序控制
本章主要讲解
Verilog
语句中的赋值部分。
Verilog
中的赋值包括对线网变量的连续赋值和对寄存器变量的过程赋值。
FPGA 学习工
·
2024-02-09 09:34
Verilog学习
verilog
fpga
3.2
Verilog
时延
关键词：时延，惯性时延连续赋值延时语句中的延时，用于控制任意操作数发生变化到语句左端赋予新值之间的时间延时。时延一般是不可综合的。寄存器的时延也是可以控制的，这部分在时序控制里加以说明。连续赋值时延一般可分为普通赋值时延、隐式时延、声明时延。下面3个例子实现的功能是等效的，分别对应3种不同连续赋值时延的写法。//普通时延，A&B计算结果延时10个时间单位赋值给Zwire Z, A, B ;assi
二当家的素材网
·
2024-02-09 09:58
Verilog
教程
fpga开发
vivado MAX_FANOUT、PARALLEL_CASE (
Verilog
Only)、RAM_DECOMP、RAM_STYLE、RETIMING_BACKWARD、RETIMING_FORWA
MAX_FANOUT指示Vivado合成寄存器和信号的扇出限制。你可以在RTL中或将其指定为项目的输入。该值是一个整数。此属性仅适用于寄存器和组合信号。为了实现扇出复制驱动组合信号的寄存器或驱动器。可以设置此属性仅在RTL中。注：不支持输入、黑匣子、EDIF（EDF）和本地通用电路（NGC）文件。重要！用于UltraScale设备的VivadoDesignSuite不支持NGC格式文件。它是建议您
cckkppll
·
2024-02-09 04:22
fpga开发
ROS学习笔记14：Action通信
学习链接：【Autolabor
初级教程
】ROS机器人入门对应链接文档：ROS机器人入门课程《ROS理论与实践》笔记绝大部分代码使用Python语言编写。本期关键词：action通
代码能跑就可以
·
2024-02-09 03:41
学习
笔记
python
c++
vscode
上一页
1
2
3
4
5
6
7
8
下一页
按字母分类：
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他