E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog前端设计
「
Verilog
学习笔记」RAM的简单实现
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网`timescale1ns/1nsmoduleram_mod(inputclk,inputrst_n,inputwrite_en
KS〔学IC版〕
·
2023-12-16 00:00
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」脉冲同步电路
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网`timescale1ns/1nsmodulepulse_detect(inputclk_fast,inputclk_slow
KS〔学IC版〕
·
2023-12-16 00:54
Verilog学习笔记
学习
笔记
Verilog
【
前端设计
模式】之建造者模式
建造者模式是一种创建型设计模式,它允许你按照特定的步骤构建复杂对象。该模式将对象的构造过程与其表示分离,使得同样的构造过程可以创建不同的表示。建造者模式特性将复杂对象的构建过程分解为多个简单步骤,使得代码更加可读、可维护。允许你通过改变构造过程中的步骤顺序或者配置来创建不同的对象。隐藏了复杂对象的创建细节,使得客户端代码与具体对象的创建过程解耦。应用示例1.创建复杂表单假设我们需要创建一个包含多个
俊刚、
·
2023-12-15 23:02
设计模式
前端
设计模式
建造者模式
【
前端设计
模式】之抽象工厂模式
抽象工厂模式是一种创建型设计模式,它提供了一种创建一系列相关或相互依赖对象的接口,而无需指定具体类。在前端开发中,抽象工厂模式可以帮助我们更好地组织和管理代码,提高代码的可维护性和可扩展性。抽象工厂模式特性抽象工厂模式将对象的创建与使用分离,客户端只需要关心接口而不需要关心具体实现。抽象工厂模式可以通过切换具体工厂类来改变整个系统的行为。抽象工厂模式符合开闭原则,当需要增加新的产品族时,只需要扩展
俊刚、
·
2023-12-15 23:01
设计模式
前端
设计模式
抽象工厂模式
【
前端设计
模式】之命令模式
引言命令设计模式是一种行为型设计模式,它允许你将命令封装到一个对象中,从而使你可以参数化不同的请求,以及存储、排队、重播和撤销请求。这种设计模式在处理用户界面操作、远程网络请求或其他需要异步执行的操作时非常有用。在前端开发中,我们经常需要处理复杂的操作和交互逻辑。命令模式允许我们将操作封装成对象,并将其作为参数传递、存储或记录,从而实现优雅地管理和执行操作。命令模式的特性命令模式具有以下特性:命令
俊刚、
·
2023-12-15 23:58
设计模式
前端
设计模式
命令模式
【数字电路】MacBook使用i
verilog
进行数字电路仿真
安装流程在终端中用brew包管理工具进行安装仿真工具:编译
verilog
代码:brewinstallicarus-
verilog
编译
verilog
代码:brewinstallverilatorMacOS
Mr.zwX
·
2023-12-15 22:21
数字电路
仿真
Verilog
数字电路
浮动的魅力与挑战:如何在
前端设计
中巧妙运用浮动(上)
前端开发工程师(主业)、技术博主(副业)、已过CET6阿珊和她的猫_CSDN个人主页牛客高级专题作者、在牛客打造高质量专栏《前端面试必备》蓝桥云课签约作者、已在蓝桥云课上架的前后端实战课程《Vue.js和Egg.js开发企业级健康管理项目》、《带你从入门到实战全面掌握uni-app》文章目录一、引言介绍浮动的概念和作用二、浮动的基本概况浮动带来的问题及解决方法浮动的应用场景三、浮动带来的问题讨论浮
阿珊和她的猫
·
2023-12-15 15:23
前端
【
前端设计
模式】之状态模式
引言在前端开发中,我们经常需要处理复杂的应用状态。这时候,状态模式就能派上用场了。状态模式允许我们根据不同的状态来改变对象的行为,从而实现优雅地管理应用状态。状态模式的特性状态模式具有以下特性:状态(State):定义了对象在特定条件下所处的行为和属性。上下文(Context):维护一个对当前状态对象的引用,并将请求委托给当前状态处理。具体状态(ConcreteState):实现了特定条件下对象行
俊刚、
·
2023-12-15 13:40
设计模式
前端
设计模式
状态模式
verilog
基础语法,wire,reg,input,output,inout
概述:输入输出是模块的端口,寄存器是数据存储介质,线用于把各个电路关联起来,形成一个数据流通通道,进行形成具有具体功能的电路模块。线是信息关联与传递的介质,也是可以称为信息流通的管道。在FPGA中的基本定义为wire,reg,input,output,inout。只有正确的认识到这些基本概念,才能进行正确的开发。内容1.线与寄存器wire与reg2.输入intput3.输出output4.输入输出
q511951451
·
2023-12-15 12:58
fpga开发
wire和reg
input和ouput
verilog
语法基础-移位寄存器
概述:移位寄存器在数字电路设计中广泛被使用,列如SPI通讯中的串行输入并行输出,并行输出串行输出,FIR滤波器中作为数据的延迟链,边沿检测中的数据延迟链等等。本节针对移位寄存器的基本应用场景给出基本的模版,并观测FPGA综合后的结构图。内容:1.一位分立移位寄存器2.串行输入,并行输出延迟链3.循环移位寄存器4.并行输入串行输出延迟链5.总线并行延迟链1.一位分立移位寄存器代码moduleregt
q511951451
·
2023-12-15 12:57
fpga开发
verilog基本语法
移位寄存器
数据延迟链
verilog
基础语法-计数器
概述:计数器是FPGA开发中最常用的电路,列如通讯中记录时钟个数,跑马灯中时间记录,存储器中地址的控制等等。本节给出向上计数器,上下计数器以及双向计数器案例。内容1.向上计数器2.向下计数器3.向上向下计数器1.向上计数器代码moduleregtest(inputclk,//systemclock50Mhzonboardinputrst_n,//systemrst,lowactiveinputen
q511951451
·
2023-12-15 12:57
fpga开发
verilog语法基础
计数器
verilog
基本语法-时序逻辑基础-记忆单元
概述:组合逻辑虽然可以构造各种功能电路,但是他有一个缺点就是输入改变时,输出会立即发生改变。因此历史信息不能被保存下来。两个能够保存信息的存储单元被设计出来,用于保存历史信息。一个是锁存器,另外一个是触发器。锁存器是电平敏感的,抗噪能力差,保存信息的准确性受到挑战。通常不会使用锁存器来保存信息,但是在FPGA中,保留了大量的锁存器的功能,这是因为触发器本身是由锁存器构造成的,保留锁存器功能并不会消
q511951451
·
2023-12-15 12:45
fpga开发
verilog基本语法
数据存储单元
锁存器
触发器
寄存器
verilog
语法基础-算术运算
verilog
中算术运算符如下://TheforllowingarethearithmeticoperatorsasdefinedbytheVer
q511951451
·
2023-12-15 12:36
fpga开发
算术运算
verilog基本语法
算术运算电路结构
【FPGA/
verilog
-入门学习12】
Verilog
可配置的PWM设计,参数传递的3种方式
需求:基于任务(task)的PWM设计仿真验证需求分析:1,需求实现可配置PWM输出(频率,占空比)2,输入,输出端口inputi_clk,//clk=50Mhzinputi_rst_n,inputi_en,outputrego_vld,//有效信号outputrego_pwm3,定义计数寄存器reg[7:0]cnt;用于计数,0~分频最大值,o_pwm在计数到0~正数占空比来临前置高,其他时间置
王者时代
·
2023-12-15 12:33
verilog
&FPGA
fpga开发
学习
Verilog
HDL数据类型
【例】分别调用
Verilog
HDL提供的门元件和采用assign语句设计一个二输入与非门inputa,b;outputy;wirey;nandmy_nand(y,a,b);//调用门元件nandassigny
小i青蛙
·
2023-12-15 12:03
数字逻辑
fpga开发
特权FPGA 学习笔记
存储器可用于异步时钟域的信号处理,双口RAM多用于交互式数据,FIFO多用于单向数据传输;以task的方式封装testbench子程序,以提高复用程度;模板中,vho是vhdl模板,veo是
verilog
chinxue2008
·
2023-12-15 11:55
fpga开发
学习
笔记
西南科技大学数字电子技术实验七(4行串行累加器设计及FPGA实现)FPGA部分
一、实验目的1、掌握基于
Verilog
语言的diamond工具设计全流程。2、熟悉、应用
Verilog
HDL描述数字电路。3、掌握
Verilog
HDL的组合和时序逻辑电路的设计方法。
Myon⁶
·
2023-12-15 11:46
数电实验
fpga开发
西南科技大学
数电实验
mutisim
数字电子技术
数字滤波器:MATLAB常用函数
数字滤波器:MATLAB常用函数数字滤波器的MATLAB与FPGA实现Altera
Verilog
版第2版MATLAB预备函数知识1MATLAB常用的信号产生函数 在进行数字信号处理仿真或设计时,经常需要产生随机信号
小小低头哥
·
2023-12-15 10:54
matlab
fpga开发
开发语言
【
Verilog
】 FPGA程序设计---
Verilog
基础知识
目录
Verilog
和VHDL区别
Verilog
和C的区别
Verilog
基础知识1
Verilog
的逻辑值2
Verilog
的标识符3
Verilog
的数字进制格式4
Verilog
的数据类型1)寄存器类型2)线网类型
无损检测小白白
·
2023-12-15 10:21
fpga开发
【
前端设计
模式】之享元模式
享元模式是一种结构型设计模式,它通过共享对象来减少内存使用和提高性能。在前端开发中,享元模式可以用于优化大量相似对象的创建和管理,从而提高页面的加载速度和用户体验。享元模式特性共享对象:享元模式通过共享相似对象来减少内存使用。相似对象可以共享一些不变的状态,而将可变的状态作为外部参数传入。内部状态和外部状态:享元对象分为内部状态和外部状态。内部状态是不变的,可以被多个对象共享;外部状态是可变的,需
俊刚、
·
2023-12-15 06:55
设计模式
前端
设计模式
享元模式
【
前端设计
模式】之调停者模式(中介者模式)
调停者模式是一种行为设计模式,它通过引入一个调停者对象来集中处理一组对象之间的交互。调停者模式的目标是减少对象之间的直接通信,从而降低耦合度,并且使代码更易于维护和扩展。调停者模式特性将对象之间的通信集中在一个调停者对象中,避免了对象之间的直接耦合。调停者对象可以控制和协调一组相关对象之间的交互。调停者模式可以简化复杂系统中的交互逻辑,使代码更易于理解和维护。应用示例1.表单验证在一个表单中,各个
俊刚、
·
2023-12-15 03:33
设计模式
前端
设计模式
中介者模式
【
前端设计
模式】之外观模式
外观模式是一种结构型设计模式,它提供了一个简单的接口,隐藏了复杂的子系统,并使得客户端能够更方便地使用这些子系统。在前端开发中,外观模式可以帮助我们简化复杂的代码结构,提高代码的可维护性和可读性。外观模式特性封装复杂的子系统:外观模式通过提供一个简单的接口,将复杂的子系统封装起来。这样客户端就不需要了解子系统内部的实现细节。简化接口:外观模式可以将多个子系统的接口进行整合和简化,提供一个更加统一和
俊刚、
·
2023-12-15 03:53
设计模式
前端
设计模式
外观模式
Verilog
快速入门(7)—— 4位数值比较器电路
Verilog
快速入门(1)四选一多路器(2)异步复位的串联T触发器(3)奇偶校验(4)移位运算与乘法(5)位拆分与运算(6)使用子模块实现三输入数的大小比较(7)4位数值比较器电路(8)4bit超前进位加法器电路
La fille, Lynn!
·
2023-12-15 02:58
fpga开发
Verilog
快速入门(8)—— 4bit超前进位加法器电路
Verilog
快速入门(1)四选一多路器(2)异步复位的串联T触发器(3)奇偶校验(4)移位运算与乘法(5)位拆分与运算(6)使用子模块实现三输入数的大小比较(7)4位数值比较器电路(8)4bit超前进位加法器电路
La fille, Lynn!
·
2023-12-15 02:58
fpga开发
单片机
嵌入式硬件
【FPGA】Quartus18.1打包封装网表文件(.qxp)详细教程
当我们在做项目的过程中,编写的底层
Verilog
代码不想交给甲方时怎么办呢?此时可以将源代码打包封装成网表文件(.qxp)进行加密,并且在工程中进行调用。
白码王子小张
·
2023-12-14 22:26
FPGA
fpga开发
Verilog
学习 | 用initial语句写出固定的波形
initialbeginia=0;ib=1;clk=0;#10ia=1;#20ib=0;#20ia=0;endalways#5clk=~clk;或者initialclk=0;initialbeginia=0;#10ia=1;#40ia=0;endinitialbeginib=1;#30ib=0;endalways#5clk=~clk;
weixin_41004238
·
2023-12-14 22:55
verilog学习
【FPGA/
verilog
-入门学习3】
verilog
脉冲计数
需求:1,在EN为高电平时,对输入的Pluse脉冲计数,每个上升沿计数一次2,EN为低电平时,输出计数值和计数完成状态需求分析:输入输出输入:clk,rest_n,i_en,pluse输出:o_cnt,o_state操作步骤输入端推进:步骤1,对pluse进行脉冲边沿检测,识别出每次上升沿,用于后续的计数输出端获取:步骤2,对输出o_state实现方式:在每一次en=0时识别为计数结束。可以用脉冲
王者时代
·
2023-12-14 22:17
verilog
&FPGA
fpga开发
学习
按照这4步走,不走弯路学习FPGA
1、掌握一门HDL语言这个你可以选择学习
verilog
也可以选择VHDL,有C语言基础的,建议选择
verilog
,也是目前比较多用到的语言类型,因为
verilog
很像C语言,
程老师讲FPGA
·
2023-12-14 20:00
fpga开发
学习
「
Verilog
学习笔记」根据状态转移写状态机-二段式
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网和三段式相比,就是将输出块和次态切换块合并。
KS〔学IC版〕
·
2023-12-14 19:45
Verilog学习笔记
学习
笔记
Verilog
入行IC| 数字IC设计和验证哪个好?(内含薪资对比)
数字IC
前端设计
1.配合芯片架构的设计;一般当芯片需求架构到手之后,首先就应该进行架构设计,这时候就需要数字
前端设计
工程师和架构工程师一起配合完成。
IC修真院
·
2023-12-14 19:39
学习
IC设计
转行IC
IC验证
【
前端设计
模式】之组合模式
引言组合模式是一种在前端开发中非常有用的设计模式,它可以帮助我们构建可扩展和灵活的应用。本文将探讨组合模式的特性、几个前端应用代码示例,以及它的优缺点。在前端开发中,我们经常需要处理复杂的层次结构和嵌套关系。这时候,组合模式就能派上用场了。组合模式允许我们将对象组合成树形结构,以表示“部分-整体”的层次结构。它提供了一种优雅而灵活的方式来处理复杂性,并使得代码易于维护和扩展。组合模式特性组件(Co
俊刚、
·
2023-12-14 17:31
设计模式
前端
设计模式
组合模式
【
前端设计
模式】之原型模式
原型模式特性原型模式(PrototypePattern)是一种创建型设计模式,它通过克隆现有对象来创建新对象,而不是通过实例化类。原型模式的主要特性包括:原型对象:原型对象是一个已经存在的对象,它作为其他对象的原型。新对象可以通过克隆原型对象来创建。克隆:通过克隆操作可以创建一个与原型对象相似的新对象,包括属性和方法。原型链:每个对象都有一个指向其原型的链接,形成了一个原型链。当访问一个属性或方法
俊刚、
·
2023-12-14 16:24
设计模式
前端
设计模式
原型模式
【
前端设计
模式】之装饰器模式
装饰器模式(DecoratorPattern)是一种结构型设计模式,它允许在不改变原有对象结构的情况下,动态地给对象添加额外的功能。装饰模式通过创建一个包装器(装饰器)来包裹原有对象,并在保持接口一致性的前提下,增加新的行为或修改原有行为。装饰器模式特性继承或实现相同的接口:装饰器和原始对象实现相同的接口或继承相同的基类,使得客户端可以透明地使用装饰器。动态添加功能:通过创建不同的装饰器类,可以动
俊刚、
·
2023-12-14 16:23
设计模式
前端
设计模式
装饰器模式
Verilog
基础:寄存器输出的两种风格
相关文章
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再
·
2023-12-14 14:20
Verilog基础
fpga开发
数字IC
硬件工程
Verilog
Verilog
基础:$random系统函数的使用
相关阅读
Verilog
基础编辑https://blog.csdn.net/weixin_45791458/category_12263729.html$random系统函数语法的BNF范式如下所示,有关
日晨难再
·
2023-12-14 14:20
Verilog基础
#
系统函数与系统任务
fpga开发
硬件工程
Verilog
数字IC
hdlbits系列
verilog
解答(mt2015_q4)-54
文章目录一、问题描述二、
verilog
源码三、仿真结果一、问题描述本次使用系列文章52和53中实现的子模块,实现以下组合逻辑电路。
zuoph
·
2023-12-14 13:31
verilog语言
fpga开发
「
Verilog
学习笔记」多bit MUX同步器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网输入数据暂存在data_reg中,使能信号data_en用打两拍的方式跨时钟域传输到时钟域B,最后data_out
KS〔学IC版〕
·
2023-12-14 13:37
Verilog学习笔记
学习
笔记
fpga开发
Verilog
【FPGA/
verilog
-入门学习10】
verilog
查表法实现正弦波形发生器
0,需求用查找表设计实现一个正弦波形发生器寻址的位宽是10位,数据量是1024个,输出的数据是16位1,需求分析数据量是1024个:x=linspace(0,2*pi,1024)输出数据是16位:y范围:0~2^16-1=0~65535y=(sin(x)+1)*65535/2寻址的位宽是10位输入是0~10231023占用10位操作步骤1,使用matlab生成数据,制作sin_rom.coe文件x
王者时代
·
2023-12-14 13:02
verilog
&FPGA
fpga开发
学习
【FPGA/
verilog
-入门学习6】
verilog
频率计数器
需求在使能信号控制下,计算输入脉冲的每两个上升沿之间的时钟周期数并输出,即输出脉冲频率的计数值输入信号周期性脉冲信号:需要做检测的脉冲频率信号使能信号:高电平进行频率计数,低电平清零计数器输出信号计数值:输出脉冲频率的计数值有效信号:该信号拉高时,输出计数值有效需求分析1,输出产生计数完成状态《=EN且有上升沿脉冲2,输出计数值《=上升沿来临时候从0开始计数,直至下一个上升沿脉冲到来结束,把计数值
王者时代
·
2023-12-14 13:32
verilog
&FPGA
fpga开发
【FPGA/
verilog
-入门学习2】
verilog
生成上升沿下降沿脉冲
需求1:使用脉冲边沿检测法设计一个上下降沿检测功能使用脉冲边沿检测法设计一个上下降沿检测功能1,使用clk脉冲来临时pluse移位赋值preg1<=plusepreg2<=preg2preg1比pluse晚一个时钟,preg2比preg1晚一个时钟在利用与/非指令合并,生成上升沿的一个脉冲的r_pluse<={r_pluse[0],pulse};//等效于r_pluse[0]<=pluser_pl
王者时代
·
2023-12-14 13:31
verilog
&FPGA
fpga开发
【FPGA/
verilog
-入门学习4】
verilog
实现多路脉冲计数
需求:设计一个脉冲计数器,其功能如下输入脉冲:4路脉冲信号,分别对每路进行脉冲检测并计数使能信号:高电平进行计数,低电平清零计数器计数器:在使能信号高电平期间,对脉冲信号的上升沿进行检测并递增计数值编写测试脚本,进行仿真验证需求分析:使用上一章的一路脉冲检测,使用例化方式产生多路vlg_design使用上章节生成的最小系统//*脉冲计数,当是能时,对pluse脉冲计数实现步骤1)产生pluse上升
王者时代
·
2023-12-14 13:31
verilog
&FPGA
fpga开发
FPGA-EEPROM读写记录
整篇文章会首先对AT24C64技术文档进行分析,其次分析AT24C64在FPGA上的引脚分配情况,最后逐步分析正点原子给出的
Verilog
代
Authony.
·
2023-12-06 18:22
FPGA
fpga开发
verilog
语法tips
近来有感于技能不足了,所以继续学习FPGA、ASIC相关基础知识,分享一点微不足道的经验,也希望各位大佬多多指点蛤(软件工具:ISE)。1.if...else与caseif..else与case语句的作用都是选择,不同的是综合后的RTL视图下,我们可以看到if...else趋向于具有优先级的结构,而case则是并行结构,但是在TechnologyMapViewer下,两者的视图几乎一样。(煮:RT
我喜欢唱跳rap打篮球
·
2023-12-06 15:35
Verilog
中generate的用法
c语言中常用for语句来解决此类问题,
verilog
则为我们提供了generate语句。
一只迷茫的小狗
·
2023-12-06 14:40
verilog
verilog
System
Verilog
基础:并行块fork-join、join_any、join_none(一)
相关阅读System
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12517449.html?
日晨难再
·
2023-12-05 21:33
SystemVerilog基础
fpga开发
数字IC
硬件工程
Verilog
SystemVerilog
Verilog
基础:$time、$stime和$realtime系统函数的使用
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html$time、$stime和$realtime这三个系统函数提供了返回当前仿真时间方法
日晨难再
·
2023-12-05 21:33
#
系统函数与系统任务
Verilog基础
fpga开发
数字IC
Verilog
硬件工程
Verilog
基础:编译指令`timescale
相关阅读
Verilog
基础https://blog.csdn.net/weixin_45791458/category_12263729.html?
日晨难再
·
2023-12-05 21:57
Verilog基础
数字IC
fpga开发
硬件工程
Verilog
波形文件(wlf,vcd,fsdb,shm,vpd)的区别
在
verilog
和system
verilog
等逻辑仿真的过程中,最关心的就是最后生成的波形是如何,我们才能根据波形去具体分析。
Bug_Killer_Master
·
2023-12-05 16:20
技术百科
fpga开发
「
Verilog
学习笔记」占空比50%的奇数分频
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网根据题意7分频,实际上是第一次电平变化经历了4个上升沿+3个下降沿,第二次电平变化是4个下降沿+3个上升沿,所以用两个计数器就行了
KS〔学IC版〕
·
2023-12-05 09:44
Verilog学习笔记
学习
笔记
Verilog
[
Verilog
语法]:===和!==运算符使用注意事项
[
Verilog
语法]:===和!==运算符使用注意事项1,===和!==运算符使用注意事项2,3,1,===和!==运算符使用注意事项参考文献:1,[System
Verilog
语法拾遗]===和!
向兴
·
2023-12-04 20:31
Verilog语法
上一页
10
11
12
13
14
15
16
17
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他