E-COM-NET
首页
在线工具
Layui镜像站
SUI文档
联系我们
推荐频道
Java
PHP
C++
C
C#
Python
Ruby
go语言
Scala
Servlet
Vue
MySQL
NoSQL
Redis
CSS
Oracle
SQL Server
DB2
HBase
Http
HTML5
Spring
Ajax
Jquery
JavaScript
Json
XML
NodeJs
mybatis
Hibernate
算法
设计模式
shell
数据结构
大数据
JS
消息中间件
正则表达式
Tomcat
SQL
Nginx
Shiro
Maven
Linux
Verilog前端设计
【
Verilog
】数据流建模
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符系列文章数据流建模连续赋值语句数据流建模在数字电路中,输入信号经过组合逻辑电路传到输出时类似于数据流动,而不会在其中存储。可以通过连续赋值语句这种特性进行建模,这种建模方式通常被称为数据流建模。数据流建模方式是比较简单的行为建模,它只有一种描述方式,即通过连续赋值语句进行逻辑描述。最基本的语句是由as
不怕娜
·
2024-01-08 22:52
fpga
verilog
【
Verilog
】行为级建模
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模系列文章定义过程语句initial过程语句always过程语句过程语句使用中的注意事项过程赋值语句连续赋值语句条件分支语句循环语句定义行为描述常常用于复杂数字逻辑系统的顶层设计中,也就是通过行为建模把一个复杂的系统分解成可操作的若干个模块,每个模块之间的逻辑关系通过行为模块的仿真加以验证。这
不怕娜
·
2024-01-08 22:52
fpga开发
【
Verilog
】结构化建模
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)运算符数据流建模行为级建模系列文章定义定义结构描述方式就是将硬件电路描述成一个分级子模块系统,通过逐层调用这些子模块构成功能复杂的数字逻辑电路和系统的一种描述方式。在这种描述方式下,组成硬件电路的各个子模块之间的相互层次关系以及相互连接关系都需要得到说明。根据所调用子模块的不同抽象级别,可以将模块的结构描述
不怕娜
·
2024-01-08 22:52
fpga
【
Verilog
】数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)
数值整数实数字符串数据类型wirereg存储器型参数型数值
Verilog
HDL有四种基本的逻辑数值状态,用数字或字符表达数字电路中传送的逻辑状态和存储信息。
不怕娜
·
2024-01-08 22:51
fpga开发
verilog
【
Verilog
】运算符
系列文章数值(整数,实数,字符串)与数据类型(wire、reg、mem、parameter)系列文章算术运算符关系运算符相等关系运算符逻辑运算符按位运算符归约运算符移位运算符条件运算符连接和复制运算符算术运算符
Verilog
HDL
不怕娜
·
2024-01-08 22:51
fpga开发
【
Verilog
】期末复习——简要说明仿真时阻塞赋值和非阻塞赋值的区别。always语句和initial语句的关键区别是什么?能否相互嵌套?
期末复习——
Verilog
HDL描述数字逻辑电路的建模方式有哪三种?它们的特点是?期末复习——解释下列名词(FPGA、ASIC、IP、RTL、EDA、HDL、FS
不怕娜
·
2024-01-08 22:48
fpga开发
verilog
【
前端设计
】小球loading动画
欢迎来到
前端设计
专栏,本专栏收藏了一些好看且实用的前端作品,使用简单的html、css语法打造创意有趣的作品,为网站加入更多高级创意的元素。
余炜yw
·
2024-01-08 21:18
css案例
前端
网页设计与制作web
前端设计
html+css+js成品。电脑网站制作代开发。vscodeDrea 【企业公司宣传网站(HTML静态网页项目实战)附源码】
网页设计与制作web
前端设计
html+css+js成品。电脑网站制作代开发。
酸奶公园
·
2024-01-08 13:10
酸奶的java
期末大作业
网页实战
前端
html
css
要不要写点啥
cpu、systemc、
verilog
乱七八糟看了一大堆,一直没系统总结过,感觉都是看完两周就忘的节奏。。。脑瓜疼
crazyskady
·
2024-01-08 09:01
程序人生
Verilog
语言入门教程 —— 总目录
语法篇
Verilog
简介设计方法和设计流程
Verilog
基本格式和语法
Verilog
数据类型
Verilog
数值表示
Verilog
操作符与表达式工具篇免费开源的
verilog
仿真工具:icarus
verilog
元存储
·
2024-01-08 07:35
Verilog语言入门教程
Verilog
【
Verilog
】基于
Verilog
的DDR控制器的简单实现(一)——初始化
在FPGA中,大规模数据的存储常常会用到DDR。为了方便用户使用,Xilinx提供了DDRMIGIP核,用户能够通过AXI接口进行DDR的读写访问,然而MIG内部自动实现了许多环节,不利于用户深入理解DDR的底层逻辑。本文以美光(Micron)公司生产的DDR3芯片MT41J512M8RH-093为例,说明DDR芯片的操作过程。该芯片的datasheet可以从厂商官网下载得到:(https://w
wjh776a68
·
2024-01-08 07:34
#
Xilinx入门
#
Verilog入门
fpga开发
Verilog
ddr
Xilinx
AMD
Verilog
学习记录
目录一、
Verilog
简介(一)
Verilog
的主要特性(二)
Verilog
的主要应用(三)
Verilog
设计方法二、
Verilog
基础语法(一)标识符和关键字(二)
Verilog
数据类型2.2.1线网
好啊啊啊啊
·
2024-01-08 07:34
芯片设计入门
Verilog
时序分析
综合
数字IC设计
Verilog
入门简明教程
专栏《
Verilog
语言入门教程》小于:=小于等于:>赋值操作符:直接赋值:=等效赋值:>=无符号右移赋值:=位选择操作符:索引选择:[]切片选择:[:]选择运算符:{}其他操作符:条件运算符:?
元存储
·
2024-01-08 07:33
Verilog语言入门教程
Verilog
fpga开发
「HDLBits题解」7458
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:7458-HDLBitsmoduletop_module(inputp1a
UESTC_KS
·
2024-01-08 04:16
HDLBits
题解
fpga开发
Verilog
笔记
学习
「HDLBits题解」Norgate
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Norgate-HDLBitsmoduletop_module(inputa
UESTC_KS
·
2024-01-08 04:46
HDLBits
题解
学习
笔记
Verilog
「HDLBits题解」Xnorgate
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Xnorgate-HDLBitsmoduletop_module(inputa
UESTC_KS
·
2024-01-08 04:46
HDLBits
题解
fpga开发
学习
笔记
Verilog
「HDLBits题解」Wire decl
本专栏的目的是分享可以通过HDLBits仿真的
Verilog
代码以提供参考各位可同时参考我的代码和官方题解代码或许会有所收益题目链接:Wiredecl-HDLBits`default_nettypenonemoduletop_module
UESTC_KS
·
2024-01-08 04:44
HDLBits
题解
fpga开发
Verilog
笔记
学习
三本光电从颓废到武汉年薪30w的本科经历经验与浅谈(毕业工作一年的嵌入式软件工程师经验分享)
三本光电从颓废到武汉年薪30w的本科经历经验与浅谈(毕业工作一年的嵌入式软件工程师经验分享)文章目录目前情况颓废时期项目时期第一次写单片机代码第一次接触计算机视觉第一次接触Linux驱动开发第一次接触FPGA和
Verilog
HDL
网易独家音乐人Mike Zhou
·
2024-01-08 04:26
个人经验浅谈
嵌入式
c语言
单片机
物联网
mcu
stm32
51单片机
vivado中
verilog
编写RAM与IP核生成RAM
在一些工程中我们需要用到RAM存储,就需要使用RAM,本文介绍两种RAM的实现方式,一种是用
verilog
编写的RAM,另一种就是基于vivado用IP核生成的RAM,在vivado中生成的RAM可能在其他的环境下编译不同过
春风沂水丶
·
2024-01-07 23:33
fpga开发
verilog
readmemh readmemb
用法$readmemh("hex_mem_file",mem,[start_address],[end_address])$readmemb("bin_mem_file",mem,[start_address],[end_address])hex_mem_file十六进制文本空格分隔bin_mem_file二进制文本空格分隔mem存储数组start_address起始地址可选end_address
yvee
·
2024-01-07 23:21
fpga开发
fpga
浅谈
Verilog
代码的执行顺序
一、组合逻辑和时序逻辑数字电路可以分成两大类,一类叫组合逻辑电路,另一类叫做时序逻辑电路。组合逻辑电路:由门电路组成,其某一时刻的输出状态只与该时刻的输入状态有关,而与电路原来的状态无关,并没有记忆功能。时序逻辑电路:由锁存器、触发器和寄存器等单元组成,其某一时刻的输出状态不仅与该时刻的输入状态有关,而且与电路原来的状态有关,具有记忆功能。而组合逻辑电路和时序逻辑在FPGA中并行执行这是毋庸置疑的
STATEABC
·
2024-01-07 21:39
一般人学不会的FPGA
fpga开发
FPGA
verilog
【
前端设计
】文字聚光灯
欢迎来到
前端设计
专栏,本专栏收藏了一些好看且实用的前端作品,使用简单的html、css语法打造创意有趣的作品,为网站加入更多高级创意的元素。
余炜yw
·
2024-01-07 18:28
css案例
前端
14.10-其他阻塞和非阻塞混合使用的原则
1,同时使用阻塞和非阻塞赋值
Verilog
语法并没有禁止将阻塞和非阻塞赋值自由地组合在一个always块里。虽然
Verilog
语法是允许这种写法,但不建议在可综合模块的编写中采用这种风格。
向兴
·
2024-01-07 15:21
Verilog语法
【IC设计】移位寄存器
目录理论讲解背景介绍什么是移位寄存器按工作模式分类
verilog
语法注意事项设计实例循环移位寄存器算术双向移位寄存器5位线性反馈移位寄存器伪随机码发生器3位线性反馈移位寄存器32位线性反馈移位寄存器串行移位寄存器
观千剑而识器
·
2024-01-07 13:48
开发编程
IC_Design
fpga开发
【IC前端虚拟项目】工程目录组织说明
【IC前端虚拟项目】数据搬运指令处理模块前端实现虚拟项目说明-CSDN博客文档目录在“MVU芯片
前端设计
验证虚拟项目”中,截至本篇文章时,包含了MVU_FS.md/project_req.md和mvu_vp_list.xlsx
尼德兰的喵
·
2024-01-07 11:45
第二个IC前端虚拟项目
前端
芯片
[
Verilog
语言入门教程] 乘法器详解 与 设计/仿真
专栏《
Verilog
》<<<<返回总目录<<<<乘法器可以分为以下5种类型:顺序乘法器(SequentialMultiplier):顺序乘法器是最简单的乘法器类型,采用逐位相乘的方法实现。
元存储
·
2024-01-06 11:51
Verilog语言入门教程
Verilog
「
Verilog
学习笔记」任意奇数倍时钟分频
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网`timescale1ns/1nsmoduleclk_divider#(parameterdividor=5)
KS〔学IC版〕
·
2024-01-06 11:20
Verilog学习笔记
学习
笔记
fpga开发
Verilog
大一,如何成为一名fpga工程师?
1、数电(必须掌握的基础),然后进阶学模电(选学),2、掌握HDL(HDL=
verilog
+VHDL)可以选择
verilog
或者VHDL,建议
verilog
就行。
宸极FPGA_IC
·
2024-01-06 11:18
fpga开发
fpga
硬件工程
嵌入式硬件
单片机
「
Verilog
学习笔记」编写乘法器求解算法表达式
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网`timescale1ns/1nsmodulecalculation(inputclk,inputrst_n,
KS〔学IC版〕
·
2024-01-06 07:38
Verilog学习笔记
学习
笔记
Verilog
fpga开发
【Synopsys工具使用】2.Verdi的使用
Verdi查看逻辑原理图用VCS生成波形文件并用Verdi打开 编写Makefile文件:all:findcomfind:find-name"*.v">file.listcom:vcs-full64-s
verilog
-debug_all-fsdb-ffile.list-lcom.logsim
PPRAM
·
2024-01-06 04:07
Synopsys
硬件工程
硬件架构
linux
fpga开发
Synopsys
MATLAB/simulink HDLCoder生成DDS quartus项目
一、什么是HDLCoderHDLCoder通过从MATLAB函数、Simulink模型和Stateflow图中生成可移植、可综合的
Verilog
®和VHDL
萨文 摩尔杰
·
2024-01-05 23:42
FPGA学习
matlab
fpga开发
开发语言
HDB3 的编码与译码 ①(MATLAB 实现)2021-9-11
最终的目的是使用
Verilog
语言完成一个HDB3的编码器和译码器。一、HDB3码是什么?HDB3全称(HighDensityBipolaroforder3cod
@可口可乐
·
2024-01-05 23:40
MATLAB
matlab
编码器
2020-01-13硬件设计语言版本更新与Vivado 2018.3支持
VHDL和
verilog
是两种国际公认的硬件编程语言,版本更替如下:IEEEStd1364-2001_IEEEStandardfor
Verilog
HardwareDescriptionLanguage=
az1981cn
·
2024-01-05 19:31
使用VIVADO LICENSE 加密VHDL/
Verilog
文件(一)
第一步:license获取到赛灵思官网申请IEEE1735V2的license,或者通过赛灵思代理商申请。(建议后者,前者可能不会有回复)。第二步,加载license,使能加密功能。第三步,根据需求创建密钥文件。根据自身需求,更改是否加密仿真等情况,一般通过falsetrue选择。文件下内容如下:`pragmaprotectversion=2`pragmaprotectencrypt_agent=
希言自然也
·
2024-01-05 16:18
#
vivado
fpga开发
Verilog
中的FIFO设计-异步FIFO篇
0写在前面在上篇文章中,我们介绍了同步FIFO,介绍了FIFO的重要参数,并给出了同步FIFO设计代码,本文将介绍异步FIFO1异步FIFO结构在上篇文章中我们给出了FIFO的基本接口图image并且指出,该图适用于所有的FIFO,这次我们先看看异步FIFO内部的大体框图image异步FIFO主要由五部分组成:写控制端、读控制端、FIFOMemory和两个时钟同步端写控制端用于判断是否可以写入数据
行走的BUG永动机
·
2024-01-05 12:43
Quartus II 13.1的安装及使用
QuartusII13.1的安装及使用_quartus13.1-CSDN博客1.3
Verilog
环境搭建|菜鸟教程学习
Verilog
做仿真时,可选择不同仿真环境。
lbaihao
·
2024-01-05 09:05
verilog
c语言
FPGA高端项目:纯
verilog
的 UDP 协议栈,提供11套工程源码和技术支持
目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手网络PHYIDELAYE源语MAC层AXI4-StreamFIFOUDP协议栈IP地址修改UDP数据回环总体代码架构5、工程源码-1详解6、
9527华安
·
2024-01-05 06:13
菜鸟FPGA以太网专题
fpga开发
udp
verilog
网络通信
FPGA高端项目:纯
verilog
的 10G-UDP 高速协议栈,提供7套工程源码和技术支持
目录1、前言免责声明更新说明2、相关方案推荐我这里已有的以太网方案本协议栈的千兆网UDP版本1G千兆网TCP-->服务器方案1G千兆网TCP-->客户端方案10G万兆网TCP-->服务器+客户端方案3、该UDP协议栈性能4、详细设计方案设计架构框图网络调试助手GT资源使用GTH--10GBASE-R*协议使用10GEthernetPCS/PMA(10GBASE-R/KR)协议使用GTY--10GB
9527华安
·
2024-01-05 06:09
菜鸟FPGA以太网专题
FPGA
GT
高速接口
fpga开发
udp
网络协议
高速接口
「
Verilog
学习笔记」求最小公倍数
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网题目要求求解两个数的最小公倍数,而最小公倍数可以通过两个数的乘积除以两个数的最小公约数得到。
KS〔学IC版〕
·
2024-01-05 06:37
Verilog学习笔记
学习
笔记
Verilog
网络爬虫之金融数据前后端实现
基金监控项目实战一设计思想爬虫采集基金公司的数据单线程爬虫,用requests进行处理web开发前端负责页面的设计的设计HTML+CSS+JavaScript+echarts后端负责调用爬虫获取数据,传输给前端Flask框架流程思维导图:二
前端设计
样式里面
在下区区俗物
·
2024-01-05 06:26
金融
PCI
Verilog
IP 设计
1PCIIP设计虽然PCI已经逐渐淘汰,但是还是有不少应用需要这样的接口通讯。设计目的是为了提供基于源码的PCIIP,这样硬件就不必受限于某一个FPGA型号,也方便ASIC迁移。由于PCI的电气标准都是标准3.3V电平,不像PCIe需要高速收发器、8b/10b编码等技术的支持,因此设计一个基于源码的PCIIP是完全可行的,并且我们设计的IP也确实经过了验证。1.1功能需求l接收FPGA其它模块的参
Hello-FPGA
·
2024-01-04 19:15
fpga开发
单片机
嵌入式硬件
Synplify定义全局变量
GUI:option——>
Verilog
——>CompilerDirectives如果代码里面定义了`ifdefFPGA那在CompilerDirectives处填写FPGA=1即可如果有多个
Jade-YYS
·
2024-01-04 11:20
fpga开发
数字IC后端设计实现之Innovus update_names和changeInstName的各种应用场景
update_names1)为了避免和
verilog
语法保留的一些关键词,比如input,output这些,是不允许存在叫这类名字的wire等。
IC拓荒者
·
2024-01-04 09:09
数字IC后端
芯片设计
IC后端实现
芯片设计实现
tcl脚本
update_names
IC职场说——入职4个月数字IC
前端设计
师兄感受(篇一)
DIGITALIS、POWER本期导读从本期开始,IC媛公众号将推送职场人采访系列,我们邀请了在数字IC一线岗位的师兄师姐,对大家常见的疑惑作以解答。希望对大家有所启发!#FAQ1工作后的感受?你想给学弟学妹们什么建议?做IC这个岗位的感受我在校期间是做FPGA开发的,工作后做的是数字IC前端,很多同学可能和我一样在入行IC之前并不是集成电路本专业科班出身,可能会一些FPGA经验或者只会用Veri
数字积木
·
2024-01-03 23:37
算法
python
java
人工智能
编程语言
数字IC入门基础(汇总篇)
与异步通信跨时钟域的主要问题芯片工艺节点的含义哈佛结构与冯诺依曼结构数字逻辑定理跨时钟域分析数字IC设计流程集成电路(IC)设计完整流程详解及各个阶段工具简介1.确定项目需求设计芯片的spec2.系统级设计使用系统建模语言进行描述,划分模块功能3.
前端设计
IC学习者
·
2024-01-03 23:04
数字IC
数字IC
【FPGA/
verilog
-入门学习16】fpga状态机实现
需求:用两段式状态机设计序列码检测机。这个序列码检测机用于检索连续输入的1bit数据(每个时钟周期输入1bit),当检测到一串“101100”的输入数据时,产生一个时钟周期的高脉冲指示信号状态图//实现状态机切换//101100//完成切换后,输出高脉冲`timescale1ns/1psmodulevlg_design(inputi_clk,inputi_rest_n,inputi_incode,
王者时代
·
2024-01-03 17:06
verilog
&FPGA
fpga开发
【FPGA/
verilog
-入门学习15】vivado FPGA 数码管显示
1,需求:使用xc720开发板的8个数码管显示123456782,需求分析:75hc5951,74hc595驱动,将串行数据转换成并行输出。对应研究手册2,发送之前将要发的数据,合并成高8位:SEG,低8位:SEL,结合testbanch查看波形,使用测试代码验证显示。//实现承有数码管显示1`timescale1ns/1psmodulevlg_74hc595_v(inputi_clk,input
王者时代
·
2024-01-03 17:34
verilog
&FPGA
fpga开发
「
Verilog
学习笔记」异步复位同步释放
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网`timescale1ns/1nsmoduleali16(inputclk,inputrst_n,inputd
KS〔学IC版〕
·
2024-01-03 13:35
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」全加器
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网//对于半加器,只有输入a,b,输出和进位表示为://S=a^b;①//C=a&b;②//全加器,在a,b的基础上增加了进位
KS〔学IC版〕
·
2024-01-03 13:35
Verilog学习笔记
学习
笔记
Verilog
「
Verilog
学习笔记」乘法与位运算
专栏前言本专栏的内容主要是记录本人学习
Verilog
过程中的一些知识点,刷题网站用的是牛客网观察乘数的特点:1111_1011=1_0000_0000-1-100`timescale1ns/1nsmoduledajiang13
KS〔学IC版〕
·
2024-01-03 13:04
Verilog学习笔记
学习
笔记
fpga开发
Verilog
上一页
5
6
7
8
9
10
11
12
下一页
按字母分类:
A
B
C
D
E
F
G
H
I
J
K
L
M
N
O
P
Q
R
S
T
U
V
W
X
Y
Z
其他