Verilog学习系列

verilog数组的定义、转换和加法器的实现

一、verilog中数组1、一维数组看了别人的博客有的人也称reg[31:0]add0[0:12]这样的数组为二维数组，其实中二维数组不是真正意义上的数组，而是由多个寄存器组成的ROM或者RAM。
@晓凡·2023-10-02 11:21

controller-manager学习三部曲之一：通过脚本文件寻找程序入口

//github.com/zq2599/blog_demos关于《controller-manager学习三部曲》《controller-manager学习三部曲》是欣宸原创的kubernetes深入学习系列之一
程序员欣宸·2023-10-02 10:09

FPGA与单片机有什么区别？

FPGA使用的是HDL语言，就是硬件描述的语言，目前应用最广泛的应该是verilog。
The Kite·2023-10-02 07:36

数据结构与算法基础-(5)---栈的应用-(1)括号匹配

共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的数据结构与算法学习系列专栏
Aileen_0v0·2023-10-02 06:41

数据结构与算法-(6)---栈的应用-(2)进制转换

共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的数据结构与算法学习系列专栏
Aileen_0v0·2023-10-02 06:41

数据结构与算法-(7)---栈的应用-(3)表达式转换

共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的数据结构与算法学习系列专栏
Aileen_0v0·2023-10-02 06:40

spring 5.0.x源码学习系列三: AnnotationConfigApplicationContext类的无参构造方法的作用

前言后续的所有文章将开始围绕上篇博客:spring5.0.x源码学习系列二:从AnnotationConfigApplicationContext开始，进入spring世界的运行流程图展开,并根据实际的代码来详细解析
avengerEug·2023-10-02 04:13

C++ 学习系列 -- std::stack 与 std::queue

一std::stack与std::queue分别是什么？两者均是c++中的序列化容器，区别在于：std::stack元素是先进后出std::queue元素是先进先出二std::stack与std::queue原理1std:statck2.std::queue两者底层容器可以是list也可以是deque；为了保证两个序列式容器的特点，两者均不支持遍历，也不支持迭代器。三常见函数接口与使用1.std:
在河之洲木水·2023-10-01 21:19

【Verilog/D8】

2023年8月5日HDBits/Cs450/counter2bc状态机异步复位noteHDBits/Cs450/historyshiftHDBits/Cs450/gshareHDBits/Cs450/counter2bc状态机Cs450/counter2bcLSB最低有效位moduletop_module(inputclk,inputareset,inputtrain_valid,inputtra
iKUNqa·2023-10-01 16:44

【Verilog/HDBits】

2023年8月7日输出输入向量中1的个数输出输入向量中1的个数moduletop_module(input[2:0]in,output[1:0]out);assignout=&in?3:(^in?1:(in?2:0));//&in==1meansin==3'b111;//^in==1meansthereareoddnumberof'1'//in==0meansthereisno"1"endmodu
iKUNqa·2023-10-01 16:14

【文章学习系列之模型】SCALEFORMER

本章内容文章概况模型结构主要方法多尺度框架跨尺度标准化模型输入编码损失函数实验结果消融实验跨尺度标准化自适应损失函数总结文章概况《SCALEFORMER:ITERATIVEMULTI-SCALEREFININGTRANSFORMERSFORTIMESERIESFORECASTING》是2023年发表于ICLR上的一篇论文。作者发现在对不同时间尺度预测的尝试下，逐渐细化预测颗粒有利于时序预测，因此在
清流自诩·2023-10-01 16:13

【文章学习系列之技巧】Network Slimming

本章内容文章概况问题来源方法实验结果总结文章概况这是一篇2017年发表于ICCV的一篇论文。该论文指出深度卷积神经网络的应用受到了高计算成本的阻碍，并提出一种修剪模型结构的方式用于降低这种成本，使得模型大小减小、运行内存减小且不降低精度的情况减少参数量。论文链接代码链接问题来源对于卷积神经网络，在模型定义的时候我们会设计每一层的特征图数目（64、128……），然而如此大量的特征图是否每一个都对模型
清流自诩·2023-10-01 16:12

[转载] Python学习系列之下划线与变量命名规则

参考链接：Python中的命名空间和范围一、定义1.1从入口函数谈起从其他语言比如C++和Java，转到Python的同学经常遇到这个问题，入口函数是什么？Python如何执行？后来我们发现了：if__name__=='main':但是为什么这样约定？__name__又是什么意思？这就涉及了Python中变量和函数的命名规则了。涉及单下划线和双下划线（"dunder"），名称修饰（namemang
区块链熊猫·2023-10-01 09:04

【Node.js】学习系列10-从前端的角度讲RPC是什么和buffer模块

文章目录简介TCP通信方式buffer模块protocol-buffers简介RemoteProcedureCall（远程过程调用），和ajax很像，是服务器与服务器之间的网络通信，都需要双方约定一个数据格式。与ajax的不同：一般是内网之间请求，不一定使用DNS。例如服务器A拿着服务器B的唯一标识符id或者其他，去负载均衡服务器找到服务器B的IP，就可以请求了；应用层协议一般不使用http，使用
庞囧·2023-10-01 07:14

【Python3学习系列】——Python基础知识概览

其实不管什么编程语言，都是基本相似的，相同的部分学习起来可以类似来进行学习，记住一些特殊的语法学好这块的基础知识，对于一般的数值计算基本没啥问题，简单的python代码也能够编写出来，或许你不清楚python的语法，但是也不会刻意去将一些语法，后面看代码看的多了你就清楚了。看完这篇，后面应该还有关于list与tuple兄弟、dict和set兄弟、for遍历三遍，暂定的，可能还有其他的解释，所以看完
浪漫宇宙与人间日常·2023-10-01 06:43

mysql学习系列(2)--忘记mysql登录密码怎么办？

系列文章目录文章目录系列文章目录前言一、登录mysql二、操作步骤1.找到mysql.exe所在的文件夹2.Win+R打开cmd，进入bin文件夹3.跳过mysql用户验证3.netstartmysql启动服务总结前言一、登录mysqlmysql-uroot-p忘记密码无法进入：二、操作步骤1.找到mysql.exe所在的文件夹在我们所安装的mysql的bin路径下，复制地址2.Win+R打开cm
用余生去守护·2023-09-30 18:45

C++ -- 学习系列 std::deque 的原理与使用

一deque是什么?std::deque是c++一种序列式容器，其与vector类似，其底层内存都是连续的，不同的地方在于，vector是一端开口，在一端放入数据与扩充空间，而deque是双端均开口，都可以放入数据与扩充空间。二原理deque中存在两种数组：中控数组与缓存数组，在deque初始化时，两种数组均会初始化完成。1.缓存数组有多个，缓存数组用于存储真正的元素2.中控数组用于存放缓存数组的
在河之洲木水·2023-09-30 18:11

Bluespec SytemVerilog 握手协议接口转换

01、引言由于接口控制信号上的差异，要实现BluespecSystemVerilog(BSV)生成的代码和外部Verilog代码之间的正确交互是一件比较麻烦同时容易出错的事情。
达坦科技DatenLord·2023-09-30 17:16

《数据结构与算法》学习笔记之总纲

数据结构与算法学习笔记一、学习资源github无疑是我们学习编程与代码知识的一个良好平台，以下整理《数据结构与算法》相关的优秀开源项目手撕LeetCode:算法学习系列笔记，作者用通俗易懂的语言，整理总结刷
志威梦·2023-09-30 16:14

数据结构学习系列之循环队列

队列的基本概念：队列（Queue）：一种先进先出（FIFO）的线性表；队尾（rear）：允许插入的一端；队头（front）：允许删除的一端；入队列：队列的插入元素的操作；出队列：队列的删除元素的操作；循环队列：即：队列的头尾相接的顺序存储结构；入队列：rear=(rear+1)%Queue_size；出队列：front=(front+1)%Queue_size；队空：rear==front；队满：
少年维克多·2023-09-30 16:02

数据结构与算法基础-(4)

共同学习交流.本文由Aileen_0v0原创CSDN首发如需转载还请通知⚠️个人主页：Aileen_0v0—CSDN博客欢迎各位→点赞+收藏⭐️+留言系列专栏：Aileen_0v0的数据结构与算法学习系列专栏
Aileen_0v0·2023-09-30 13:17

【李沐深度学习笔记】Softmax回归

课程地址和说明Softmax回归p1本系列文章是我学习李沐老师深度学习系列课程的学习笔记，可能会对李沐老师上课没讲到的进行补充。
魔理沙偷走了BUG·2023-09-30 13:39

ActiveMQ Topic消息重发

MQ学习系列：消息队列概念与认知ActiveMQTopic消息重发一、ActiveMQTopic消息重发准备工作windows下ActiveMQ的下载与启动百度的教程：链接←这里包含基本的下载安装启动以及简单的配置账号登录控制台主页
厨房有只偷吃的猫·2023-09-30 12:00

DDS信号发生器波形发生器VHDL

能够产生锯齿波，方波，三角波，正弦波共四种信号；2.信号的频率和幅度可以通过按键调节；3.采用模块化设计，包含但不局限于：调频模块，调幅模块，波形的选择与切换模块等；代码下载：DDS信号发生器波形发生器VHDL_Verilog
蟹代码丫·2023-09-30 10:40

乒乓球游戏控制器verilog带报告

名称：乒乓球游戏控制器verilog（代码在文末付费下载）软件：Quartus语言：Verilog要求：乒乓球控制器（数码管显示各3位：2位显示当前局分数，1位赢得局数，再有一个数码管显示当前局数）利用显示灯表示球网和乒乓球利用显示灯表示球台的边界在球网和球台边界范围内
蟹代码丫·2023-09-30 10:38

数据结构学习系列之链式栈

链式栈：即：栈的链式存储结构；分析：为了提高程序的运算效率，应采用头插法和头删法；进栈：intpush_link_stack(stack_t*link_stack,intdata){if(NULL==link_stack){printf("入参合理性检查\n");return-1;}node_t*pnew=(node_t*)malloc(sizeof(node_t));if(NULL==pnew)
少年维克多·2023-09-30 03:53

数据结构学习系列之顺序栈

栈的基本概念：栈（Stack）：一种后进先出（LIFO）的线性表；栈顶（top）：栈允许插入和删除的一端；进栈（压栈、入栈）：栈的插入操作;出栈：栈的删除操作；顺序栈：即：栈的顺序存储结构；进栈（push）：intpush_seq_stack(stack_t*seq_stack,intdata){if(NULL==seq_stack){printf("入参合理性检查\n");return-1;}i
少年维克多·2023-09-30 03:22

Prometheus学习系列（十七）之模板参考

Prometheus支持在警报的注释和标签以及服务的控制台页面中进行模板化。模板能够针对本地数据库运行查询，迭代数据，使用条件，格式化数据等.Prometheus模板语言基于Go模板系统。一、数据结构题处理时间序列数据的主要数据结构是样本，定义如下：typesamplestruct{Labelsmap[string]stringValuefloat64}样本的度量标准名称在Labels映射中的特殊
飞雪K·2023-09-29 18:26

vue3新语法糖＜script setup＞

各种使用方法参考：(184条消息)【vue3学习系列】组合式api中，替代setup()函数的＜scriptsetup＞特性写法_庞囧的博客-CSDN博客https://blog.csdn.net/pagnzong
qq_42383787·2023-09-29 00:56

【vue3学习系列】组合式api中，替代setup()函数的＜script setup＞特性写法

文章目录前言响应式数据refcomputedwatch数据传递propsvuexv-modelemit方法定义组件导入获取dom路由相关nextTick前言在使用compositionapi的时候，setup()函数的写法写多了会感觉有些繁琐，比如每次都需要return出去，不同类型变量要分ref和reactive调用等。这里就记录一下尤大大在vue3正式版发布不到两个月后推出的scriptset
庞囧·2023-09-29 00:56

MATLAB机器学习系列-5 RBF、GRNN和PNN神经网络原理及其例子代码

RBF(径向基神经网络）GRNN广义神经网络PNN概率神经网络RBF算例实现（回归）数据集%1.导入数据loadspectra_data.matNIR输入，octane输出%%I.清空环境变量clearallclc%%II.训练集/测试集产生%%%1.导入数据loadspectra_data.mat%%%2.随机产生训练集和测试集temp=randperm(size(NIR,1));%训练集——5
总裁余(余登武)·2023-09-28 19:19

IC验证| Verilog语法详解之条件语句

Verilog是一种用于数字逻辑电路设计的硬件描述语言，可以用来进行数字电路的仿真验证、时序分析、逻辑综合。
IC修真院·2023-09-28 17:40

牛客网发布了全新数字逻辑题库！会不会导致今年FPGA/IC行业更卷？！！

现在笔试大致分为选择、简答和编程三部分，选择主要考察基础理论知识，编程主要考察Verilog，尤其是我们芯片类的岗位，笔面试都会考察Verilog选择和简答都好说，网上资源还挺多的，但是Verilog就比较麻烦
Hack电子·2023-09-28 17:09

数字IC设计笔试常见大题整理（简答+手撕）

IC修真院为大家整理了一些数字IC设计的笔试常见题目，大家快来领取吧~面试题目（文末可全领）1.简述latch与FF的区别，并用verilog分别实现1bitlatch与DFF。
IC修真院·2023-09-28 17:08

出租车计费器verilog出租车计价器FPGA

名称：出租车计费器verilog出租车计价器软件：Quartus语言：Verilog要求：出租车模拟计费系统的实现设计一个模拟的出租车计费系统，能显示里程和费用。
蟹代码丫·2023-09-28 11:54

【Verilog 教程】6.2Verilog任务

关键词：任务任务与函数的区别和函数一样，任务（task）可以用来描述共同的代码段，并在模块内任意位置被调用，让代码更加的直观易读。函数一般用于组合逻辑的各种转换和计算，而任务更像一个过程，不仅能完成函数的功能，还可以包含时序控制逻辑。下面对任务与函数的区别进行概括：任务任务声明任务在模块中任意位置定义，并在模块内任意位置引用，作用范围也局限于此模块。模块内子程序出现下面任意一个条件时，则必须使用任
高山仰止景·2023-09-28 11:12

Josh‘s Notes: SystemVerilog 验证 (Part 1 — 验证导论)

文章目录1.验证流程1.1.不同层次上的测试1.2.验证计划2.Testbench的基本功能3.定向测试4.方法学基础5.约束下的随机激励6.我们的随机化对象是什么6.1.设备和环境配置6.2.输入数据6.3.协议异常、错误和违例6.4.时延和同步6.5.并行的随机测试7.功能覆盖率7.1.从功能覆盖率到激励的反馈8.Testbench的构建9.分层testbench9.1.不分层的testben
Josh Gao·2023-09-28 10:18

【Verilog 教程】6.5 Verilog避免Latch

关键词：触发器，锁存器Latch的含义锁存器（Latch），是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值。仅当锁存器处于使能状态时，输出才会随着数据输入发生变化。当电平信号无效时，输出信号随输入信号变化，就像通过了缓冲器；当电平有效时，输出信号被锁存。激励信号的任何变化，都将直接引起锁存器输出状态的改变，很有可能会因为瞬态特性不稳定而产生振荡现象。锁存器示意图如下：触
高山仰止景·2023-09-28 08:00

【Verilog 教程】6.4Verilog竞争与冒险

关键字：竞争，冒险，书写规范产生原因数字电路中，信号传输与状态变换时都会有一定的延时。在组合逻辑电路中，不同路径的输入信号变化传输到同一点门级电路时，在时间上有先有后，这种先后所形成的时间差称为竞争（Competition）。由于竞争的存在，输出信号需要经过一段时间才能达到期望状态，过渡时间内可能产生瞬间的错误输出，例如尖峰脉冲。这种现象被称为冒险（Hazard）。竞争不一定有冒险，但冒险一定会有
高山仰止景·2023-09-28 07:59

音乐流水灯音乐播放器数码管显示Verilog

名称：音乐流水灯音乐播放器数码管（代码在文末付费下载）软件：Quartus语言：Verilog要求：要求设计一个基于FPGA的带数码管显示的音乐流水灯装置。
蟹代码丫·2023-09-28 07:53

FPGA的DQPSK调制解调Verilog

名称：DQPSK调制解调软件：Quartus语言：Verilog要求：使用Verilog语言进行DQPSK调制和解调，并进行仿真代码下载：DQPSK调制解调verilog，quartus_Verilog
蟹代码丫·2023-09-28 07:23

DDS信号发生器Verilog波形发生器FPGA

名称：DDS信号发生器Verilog波形发生器软件：Quartus语言：Verilog要求：1.可产生正弦波，锯齿波，三角波，方波4种波形，频率可调2.具有波形选择、起动、停止功能。
蟹代码丫·2023-09-28 07:23

基于FPGA的呼叫设备verilog开发

欢迎订阅《FPGA学习入门100例教程》、《MATLAB学习入门100例教程》目录一、理论基础二、核心程序三、测试结果一、理论基础随着集成电路技术的发展，电子设计自动化（EDA）逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。电子设计自动化是一种实现电子系统或电子产品自动化设计的技术，它与电子技术，微电子技术的发展密切相关，它吸收了计算机科学领域的大多数最新研究成果，以高性能的
fpga和matlab·2023-09-28 07:53

FPGA病房呼叫系统实现

使用verilog语言在QuartusII下实现文工程没有调用IP核，都是自己设计的代码文件，可以用于ISE，vivado等开发工具下使用下面是工程顶层模块代码部分截图：顶层模块代码：moduleSRCall
QQ_778132974·2023-09-28 07:22

Quartus医院病房呼叫系统病床呼叫Verilog，源代码下载

名称：医院病房呼叫系统病床呼叫软件：Quartus语言：Verilog要求：1、用1~6个开关模拟6个病房的呼叫输入信号,1号优先级最高;1~6优先级依次降低;2、用一个数码管显示呼叫信号的号码;没信号呼叫时显示
蟹代码丫·2023-09-28 06:49

FPGA纯verilog实现16路视频拼接显示，提供工程源码和技术支持

目录1、前言版本更新说明免责声明2、我已有的FPGA视频拼接叠加融合方案3、设计思路框架视频源选择OV5640摄像头配置及采集静态彩条视频拼接算法图像缓存视频输出4、vivado工程详解5、工程移植说明vivado版本不一致处理FPGA型号不一致处理其他注意事项9、上板调试验证并演示静态演示动态演示10、福利：工程源码获取1、前言没玩过图像拼接都不好意思说自己玩儿过FPGA，这是CSDN某大佬说过
9527华安·2023-09-28 06:34

[转载] verilog经典例程整理

【例5.6】用fork-join并行块产生信号波形`timescale10ns/1nsmodulewave2;regwave;parametercycle=5;initialforkwave=0;#(cycle)wave=1;#(2*cycle)wave=0;#(3*cycle)wave=1;#(4*cycle)wave=0;#(5*cycle)wave=1;#(6*cycle)$finish;j
yc2020021699·2023-09-28 03:25

HDL4SE：软件工程师学习Verilog语言（十一）

这些概念本来在verilog中的行为级描述中是有的，但是由于不是RTL描述，因此无法直接编译成电路，状态机则提供了顺序，分支，循环等控制结构的RTL描述。
饶先宏·2023-09-28 03:20

【Verilog教程】6.7 Verilog流水线

关键词：流水线，乘法器硬件描述语言的一个突出优点就是指令执行的并行性。多条语句能够在相同时钟周期内并行处理多个信号数据。但是当数据串行输入时，指令执行的并行性并不能体现出其优势。而且很多时候有些计算并不能在一个或两个时钟周期内执行完毕，如果每次输入的串行数据都需要等待上一次计算执行完毕后才能开启下一次的计算，那效率是相当低的。流水线就是解决多周期下串行数据计算效率低的问题。流水线流水线的基本思想是
高山仰止景·2023-09-28 03:16

[Verilog HDL]简易电子琴_北京邮电大学2019级信通院数字电路实验

摘要：本次实验使用硬件描述语言VerilogHDL，针对以Altera公司的MAXII系列可编程器件EPM1270T144C5为核心芯片的可编程器件实验板设计实验简易电子演奏琴，其基本功能包括如下：（1
lgc0208·2023-09-28 01:52
上一页 36 37 38 39 40 41 42 43 下一页
按字母分类： ABCDEFGHIJKLMNOPQRSTUVWXYZ其他